[發明專利]一種半導體晶體管結構

有效

• 申請號: 201810188897.3
• 申請日: 2017-06-16
• 公開（公告）號: CN108305902B
• 公開（公告）日: 2019-04-16
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 長鑫存儲技術有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/423;H01L21/336
• 代理公司: 上海光華專利事務所(普通合伙) 31219
• 代理人: 余明偉

1.一種半導體晶體管結構，其特征在于，包括：

半導體襯底；

溝道，位于所述半導體襯底之上；

柵極組件，位于所述溝道之上，所述柵極組件包括柵氧層、位于所述柵氧層上的柵電極；

側壁隔離結構，位于所述柵極組件的側壁，所述側壁隔離結構由內向外依次包括第一隔離層、第二隔離層以及第三隔離層；

源區和漏區，形成于所述半導體襯底中并分別位于所述溝道的兩端，所述源區包括由所述溝道向外依次排布的第一輕摻雜源區、第二輕摻雜源區以及重摻雜源區，所述漏區包括由所述溝道向外依次排布的第一輕摻雜漏區、第二輕摻雜漏區以及重摻雜漏區；其中，所述第一隔離層之間的第一間隙界定所述第一輕摻雜源區與所述第一輕摻雜漏區的形成輪廓、所述第二隔離層之間的第二間隙界定所述第二輕摻雜源區與所述第二輕摻雜漏區的形成輪廓、以及所述第三隔離層之間的第三間隙界定所述重摻雜源區與所述重摻雜漏區的任一形成輪廓；

暈環區，形成于所述半導體襯底中所述第一輕摻雜源區下方且位于所述第二輕摻雜源區靠近所述溝槽的一側，及形成于所述第一輕摻雜漏區下方且位于所述第二輕摻雜漏區靠近所述溝槽的一側；其中，所述暈環區的摻雜類型與所述半導體晶體管的溝道導電類型相反，以避免反穿通漏電流，防止源漏穿通；以及

源接觸電極和漏接觸電極，分別設置于所述重摻雜源區和所述重摻雜漏區的上方。

2.根據權利要求1所述的半導體晶體管結構，其特征在于：所述柵極組件還包括位于所述柵氧層與所述柵電極之間的多晶硅柵，所述多晶硅柵采用摻雜多晶硅，其摻雜類型與所述半導體晶體管的溝道導電類型相同。

3.根據權利要求1所述的半導體晶體管結構，其特征在于：所述柵電極包括金屬襯墊層和位于所述金屬襯墊層上的金屬鎢；所述金屬襯墊層的材料包含具有導電性能的金屬-非金屬化合物、多元化合物、和合金中的其中一種，其電阻率為2×10^-8～1×10²Ω·m，任一的所述源接觸電極和所述漏接觸電極皆包括金屬鎢和包裹所述金屬鎢的金屬襯墊層，所述金屬襯墊層的材料選自于具有導電性能的金屬-非金屬化合物、多元化合物、合金中所構成群組的其中一種，其電阻率為2×10^-8～1×10²Ω·m。

4.根據權利要求1所述的半導體晶體管結構，其特征在于：所述側壁隔離結構的材料選自于氮化硅(SiN)、氮氧化硅(SiON)、氮碳化硅(SiCN)、氧化硅(SiO₂)中所構成群組的其中一種，其電阻率為2×10¹¹～1×10²⁵Ω·m。

5.根據權利要求1所述的半導體晶體管結構，其特征在于：所述第一隔離層的材料包含SiN，所述第二隔離層的材料包含氮化硅(SiN)，第二隔離層的材料包含氧化硅(SiO₂)，第三隔離層的材料至少包含氮化硅(SiN)和氮氧化硅(SiON)中的其中一種。

6.根據權利要求1所述的半導體晶體管結構，其特征在于：所述第一輕摻雜源區、所述第二輕摻雜源區、所述第一輕摻雜漏區以及所述第二輕摻雜漏區的任一摻雜濃度低于所述重摻雜漏區和所述重摻雜源區的任一摻雜濃度，并且所述第一輕摻雜源區、所述第二輕摻雜源區、所述重摻雜源區、所述第一輕摻雜漏區、所述第二輕摻雜漏區、所述重摻雜漏區的摻雜類型與所述半導體晶體管的溝道導電類型相同。

7.根據權利要求1至6任一項所述的半導體晶體管結構，其特征在于：所述重摻雜源區用于接合所述源接觸電極的表面相對凹陷于所述第一輕摻雜源區與所述第二輕摻雜源區的上表面，并且所述重摻雜漏區用于接合所述漏接觸電極的表面相對凹陷于所述第一輕摻雜漏區與所述第二輕摻雜漏區的上表面。