[發(fā)明專利]無局部性提示的向量存儲器訪問處理器、方法、系統(tǒng)和指令

有效

• 申請?zhí)枺?/td>: 201810179089.0
• 申請日: 2015-06-18
• 公開（公告）號: CN108595348B
• 公開（公告）日: 2022-08-16
• 發(fā)明（設(shè)計）人: C·J·休斯
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: G06F12/0811
• 分類號: G06F12/0811;G06F12/0862;G06F9/30
• 代理公司: 上海專利商標(biāo)事務(wù)所有限公司 31100
• 代理人: 李煒;黃嵩泉

1.一種處理器，包括：

多個向量寄存器，所述多個向量寄存器包括第一向量寄存器，所述第一向量寄存器用于存儲將具有多個存儲器索引的源向量；

多個掩碼寄存器，所述多個掩碼寄存器包括第一掩碼寄存器，所述第一掩碼寄存器用于存儲斷言操作數(shù)，所述斷言操作數(shù)將具有多個斷言元素，每個斷言元素對應(yīng)于處于相同的相對位置的源向量的存儲器索引；

解碼單元，用于對指令解碼，所述指令具有用于指定所述第一向量寄存器的第一字段、用于指定所述第一掩碼寄存器的第二字段以及用于指示是否將提供非時間的局部性提示的單個位；以及

執(zhí)行單元，與所述解碼單元、所述多個向量寄存器和所述多個掩碼寄存器耦合，所述執(zhí)行單元響應(yīng)于對所述指令的解碼以及所述單個位指示將提供所述非時間的局部性提示，以：

基于用于與相應(yīng)的斷言元素針對其具有第一值的存儲器索引對應(yīng)的存儲器位置的非時間的局部性提示發(fā)布聚集操作；以及

基于用于與相應(yīng)的斷言元素針對其具有第二值的存儲器索引對應(yīng)的存儲器位置的非時間的局部性提示不發(fā)布聚集操作。

2.如權(quán)利要求1所述的處理器，其中，所述指令具有用于指示所述非時間的局部性提示的類型的至少一個位。

3.如權(quán)利要求1所述的處理器，進(jìn)一步包括通用寄存器，所述通用寄存器用于存儲用來對存儲器位置進(jìn)行尋址的基址。

4.如權(quán)利要求1所述的處理器，其中，所述多個掩碼寄存器包括八個掩碼寄存器。

5.如權(quán)利要求1所述的處理器，其中，所述第一向量寄存器包括512位。

6.如權(quán)利要求1所述的處理器，進(jìn)一步包括：

第一級高速緩存；以及

第二級高速緩存。

7.如權(quán)利要求1所述的處理器，其中，所述處理器是精簡指令集計算RISC處理器。

8.如權(quán)利要求1所述的處理器，其中，所述解碼單元和所述執(zhí)行單元被包括在亂序核中，并且其中，所述亂序核包括重排序緩沖器ROB。

9.如權(quán)利要求1所述的處理器，其中，所述源向量將具有至少四個64位存儲器索引。

10.如權(quán)利要求1所述的處理器，其中，所述多個存儲器索引具有從32位和64位中選出的尺寸。

11.一種處理器，包括：

多個向量寄存器，所述多個向量寄存器包括第一向量寄存器，所述第一向量寄存器用于存儲將具有多個存儲器索引的源向量；

多個掩碼寄存器，所述多個掩碼寄存器包括第一掩碼寄存器，所述第一掩碼寄存器用于存儲斷言操作數(shù)，所述斷言操作數(shù)將具有多個斷言元素，每個斷言元素對應(yīng)于處于相同的相對位置的源向量的存儲器索引；

解碼單元，用于對指令解碼，所述指令具有用于指定所述第一向量寄存器的第一字段、用于指定所述第一掩碼寄存器的第二字段以及用于指示是否將提供非時間的局部性提示的單個位；以及

執(zhí)行單元，與所述解碼單元、所述多個向量寄存器和所述多個掩碼寄存器耦合，所述執(zhí)行單元響應(yīng)于所述指令的解碼而用于：

基于與存儲器索引對應(yīng)的斷言元素從與所述存儲器索引對應(yīng)的存儲器位置加載數(shù)據(jù)；以及

基于與存儲器索引對應(yīng)的斷言元素和所述單個位中的至少一項為所述存儲器位置提供非時間的局部性提示。

12.如權(quán)利要求11所述的處理器，其中，所述執(zhí)行單元響應(yīng)于所述指令的解碼而用于：

從與相應(yīng)的斷言元素針對其具有第一值的存儲器索引對應(yīng)的存儲器位置加載數(shù)據(jù)；

為與相應(yīng)的斷言元素針對其具有所述第一值的存儲器索引對應(yīng)的存儲器位置提供非時間的局部性提示；以及

不從與相應(yīng)的斷言元素針對其具有第二值的存儲器索引對應(yīng)的存儲器位置加載數(shù)據(jù)。