[發(fā)明專利]電平位移結(jié)構(gòu)及其制造方法

有效

• 申請?zhí)枺?/td>: 201810178441.9
• 申請日: 2018-03-05
• 公開（公告）號: CN108493248B
• 公開（公告）日: 2021-08-24
• 發(fā)明（設(shè)計）人: 苗彬彬
• 申請（專利權(quán)）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 郭四華

1.一種電平位移結(jié)構(gòu)，其特征在于，包括：LDMOS、對通隔離區(qū)和高邊區(qū)域，所述對通隔離區(qū)位于所述LDMOS和所述高邊區(qū)域之間；

在第二導電類型的半導體襯底表面上形成有具有第一導電類型的第一外延層；

具有第二導電類型的第一埋層形成在所述對通隔離區(qū)的所述半導體襯底和所述第一外延層的界面處；

具有第一導電類型的第二埋層形成在所述高邊區(qū)域的所述半導體襯底和所述第一外延層的界面處；

所述LDMOS的體區(qū)由形成于所述第一外延層的選定區(qū)域中的具有第二導電類型的第一阱區(qū)組成；

在所述對通隔離區(qū)中形成有具有第二導電類型的第二阱區(qū)，所述第二阱區(qū)和底部的所述第一埋層連接；

漂移區(qū)由所述第一外延層組成，在所述漂移區(qū)的表面上形成有漂移區(qū)場氧，所述漂移區(qū)場氧和所述體區(qū)在橫向上有間隔；

在所述體區(qū)的表面形成柵介質(zhì)層和多晶硅柵，被所述多晶硅柵所覆蓋的表面用于形成溝道；所述多晶硅柵的第二側(cè)還延伸到所述漂移區(qū)場氧上；

源區(qū)由形成于所述體區(qū)表面且和所述多晶硅柵的第一側(cè)自對準的第一導電類型重摻雜區(qū)組成；

漏區(qū)由形成于所述漂移區(qū)表面且和所述漂移區(qū)場氧的第二側(cè)自對準的第一導電類型重摻雜區(qū)組成；

在所述漂移區(qū)場氧底部的所述漂移區(qū)中形成有降低表面電場結(jié)構(gòu)，所述降低表面電場結(jié)構(gòu)包括兩層以上的第二導電類型注入層；

所述降低表面電場結(jié)構(gòu)的最底層第二導電類型注入層的注入深度等于所述第二阱區(qū)和所述第一埋層的連接位置，所述第二阱區(qū)和所述第一埋層的連接位置疊加有和所述最底層第二導電類型注入層同時形成的第三注入?yún)^(qū)，由所述第一埋層、所述第三注入?yún)^(qū)和所述第二阱區(qū)疊加形成所述對通隔離區(qū)，所述第三注入?yún)^(qū)增加所述對通隔離區(qū)在所述第二阱區(qū)和所述第一埋層的連接位置處的摻雜并降低所述對通隔離區(qū)在所述第二阱區(qū)和所述第一埋層的連接位置處漏電。

2.如權(quán)利要求1所述的電平位移結(jié)構(gòu)，其特征在于：所述降低表面電場結(jié)構(gòu)的各層第二導電類型注入層的頂部都具有一層第一導電類型注入層，縱向上交替排列的各所述第二導電類型注入層和對應的所述第一導電類型注入層互相縱向耗盡并降低所述漂移區(qū)的表面電場，同時通過各所述第一導電類型注入層降低導通電阻。

3.如權(quán)利要求2所述的電平位移結(jié)構(gòu)，其特征在于：所述最底層第二導電類型注入層以上的各所述第二導電類型注入層在橫向上都具有分段式結(jié)構(gòu)，各所述第一導電類型注入層在橫向上也都具有分段式結(jié)構(gòu)。

4.如權(quán)利要求3所述的電平位移結(jié)構(gòu)，其特征在于：所述最底層第二導電類型注入層以上的各所述第二導電類型注入層和各所述第一導電類型注入層的版圖結(jié)構(gòu)相同。

5.如權(quán)利要求4所述的電平位移結(jié)構(gòu)，其特征在于：所述最底層第二導電類型注入層以上的各所述第二導電類型注入層的分段式結(jié)構(gòu)的各段的寬度為0.5微米～20微米，間距為0.5微米～5微米。

6.如權(quán)利要求5所述的電平位移結(jié)構(gòu)，其特征在于：所述降低表面電場結(jié)構(gòu)的第二導電類型注入層的層數(shù)為2層，對應的所述第一導電類型注入層的層數(shù)為2層。

7.如權(quán)利要求1所述的電平位移結(jié)構(gòu)，其特征在于：所述第三注入?yún)^(qū)的寬度大于等于所述第一埋層的寬度。

8.如權(quán)利要求1所述的電平位移結(jié)構(gòu)，其特征在于：所述LDMOS為N型器件，第一導電類型為N型，第二導電類型為P型；或者，所述LDMOS為P型器件，第一導電類型為P型，第二導電類型為N型。