[發(fā)明專利]系統(tǒng)LSI以及系統(tǒng)LSI的故障檢測方法在審
| 申請?zhí)枺?/td> | 201810177821.0 | 申請日: | 2018-03-05 |
| 公開(公告)號: | CN109508315A | 公開(公告)日: | 2019-03-22 |
| 發(fā)明(設計)人: | 大久保直昭;田邊淳 | 申請(專利權)人: | 株式會社東芝;東芝電子元件及存儲裝置株式會社 |
| 主分類號: | G06F15/167 | 分類號: | G06F15/167 |
| 代理公司: | 永新專利商標代理有限公司 72002 | 代理人: | 房永峰 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 母線 緩存一致性 系統(tǒng)LSI 共用存儲器 模塊電連接 故障檢測 電連接 訪問 | ||
一種系統(tǒng)LSI,具備:第1組,包括第1CPU以及第1模塊;第2組,包括第2CPU以及與上述第1模塊相同構造的第2模塊;以及共用存儲器,包括在來自上述第1組的訪問中被保持緩存一致性的第1區(qū)域、以及在來自上述第2組的訪問中被保持緩存一致性的第2區(qū)域,上述共用存儲器與上述第1組以及上述第2組電連接,上述第1組具有在上述第1CPU與上述第1模塊之間保持緩存一致性的第1母線、以及將上述第1母線與上述第1模塊電連接的第2母線,上述第2組具有在上述第2CPU與上述第2模塊之間保持緩存一致性的第3母線、以及將上述第3母線與上述第2模塊電連接的第4母線。
關聯(lián)申請的引用
本申請享受以日本專利申請第2017-178232號(申請日:2017年9月15日)為基礎申請的優(yōu)先權。本申請通過參照該基礎申請而包含基礎申請的全部的內容。
技術領域
實施方式涉及系統(tǒng)LSI以及系統(tǒng)LSI的故障檢測方法。
背景技術
在面向車載的系統(tǒng)LSI(Large Scale Integrated circuit)中謀求較高的汽車的安全完整性等級(Automotive Safety Integrity Level,以下稱為ASIL)。
為了確保較高的安全性,故障檢測機構的安裝需要與主功能分開獨立,但是,這成為使大規(guī)模的系統(tǒng)LSI的安裝復雜化的主要原因。尤其是,在大規(guī)模的系統(tǒng)LSI中,由硬件造成的單純的雙重或者特設的故障檢測電路的安裝在電路面積、開發(fā)周期等方面上成本變得非常高。進而,在需要保持緩存一致性的多核心LSI中,由軟件造成的故障檢測處理變得更加復雜。
發(fā)明內容
實施方式的目的在于提供一種系統(tǒng)LSI以及系統(tǒng)LSI的故障檢測方法,在多個組的各組中包括CPU的系統(tǒng)LSI中,能夠以簡單的順序得到較高的功能安全。
實施方式提供一種系統(tǒng)LSI,其特征在于,具備:第1組,包括第1CPU以及第1模塊;第2組,包括第2CPU以及與上述第1模塊相同構造的第2模塊;以及共用存儲器,包括在來自上述第1組的訪問中被保持緩存一致性的第1區(qū)域、以及在來自上述第2組的訪問中被保持緩存一致性的第2區(qū)域,上述共用存儲器與上述第1組以及上述第2組電連接,上述第1組具有在上述第1CPU與上述第1模塊之間保持緩存一致性的第1母線、以及將上述第1母線與上述第1模塊電連接的第2母線,上述第2組具有在上述第2CPU與上述第2模塊之間保持緩存一致性的第3母線、以及將上述第3母線與上述第2模塊電連接的第4母線。
另外,實施方式提供一種系統(tǒng)LSI的故障檢測方法,其特征在于,上述系統(tǒng)LSI具備:第1組,包括第1CPU以及第1模塊;第2組,包括第2CPU以及與上述第1模塊相同構造的第2模塊;以及共用存儲器,包括在來自上述第1組的訪問中被保持緩存一致性的第1區(qū)域、以及在來自上述第2組的訪問中被保持緩存一致性的第2區(qū)域,上述共用存儲器與上述第1組以及上述第2組電連接,上述第1組具有在上述第1CPU與上述第1模塊之間保持緩存一致性的第1母線、以及將上述第1母線與上述第1模塊電連接的第2母線,上述第2組具有在上述第2CPU與上述第2模塊之間保持緩存一致性的第3母線、以及將上述第3母線與上述第2模塊電連接的第4母線,上述故障檢測方法包括:第1程序執(zhí)行工序,使上述第1組執(zhí)行包括上述第1模塊的執(zhí)行在內的第1程序;第2程序執(zhí)行工序,使上述第2組執(zhí)行包括上述第2模塊的執(zhí)行在內的與上述第1程序相同的第2程序;取得工序,取得上述第1程序的第1執(zhí)行結果、以及上述第2程序的第2執(zhí)行結果;以及判斷工序,基于上述第1執(zhí)行結果和上述第2執(zhí)行結果,判斷上述系統(tǒng)LSI中有無發(fā)生故障。
根據(jù)實施方式,在多個組的各組中包括CPU的系統(tǒng)LSI中,能夠以簡單的順序得到較高的功能安全。
附圖說明
圖1是表示比較例的系統(tǒng)LSI的硬件構成的一個例子的圖。
圖2是表示第一實施方式的系統(tǒng)LSI的硬件構成的一個例子的圖。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于株式會社東芝;東芝電子元件及存儲裝置株式會社,未經(jīng)株式會社東芝;東芝電子元件及存儲裝置株式會社許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810177821.0/2.html,轉載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
G06F 電數(shù)字數(shù)據(jù)處理
G06F15-00 通用數(shù)字計算機
G06F15-02 .通過鍵盤輸入的手動操作,以及應用機內程序的計算,例如,袖珍計算器
G06F15-04 .在引入被處理的數(shù)據(jù)的同時,進行編制程序的,例如,在同一記錄載體上
G06F15-08 .應用插接板編制程序的
G06F15-16 .兩個或多個數(shù)字計算機的組合,其中每臺至少具有一個運算器、一個程序器及一個寄存器,例如,用于數(shù)個程序的同時處理
G06F15-18 .其中,根據(jù)計算機本身在一個完整的運行期間內所取得的經(jīng)驗來改變程序的;學習機器





