[發明專利]一種高能注入埋層雙通道LDMOS器件及其制造方法

在審

• 申請號: 201810174517.0
• 申請日: 2018-03-02
• 公開（公告）號: CN108172623A
• 公開（公告）日: 2018-06-15
• 發明（設計）人: 毛焜;姚堯
• 申請（專利權）人: 成都信息工程大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 成都九鼎天元知識產權代理有限公司 51214
• 代理人: 胡川

本發明公開了一種高能注入埋層雙通道LDMOS器件及其制造方法，該器件包括P型襯底，P型襯底中形成有相鄰的深N阱和P阱，從深N阱的頂部至內部依次形成有P型帽層和至少一層注入埋層，深N阱遠離P阱的一側形成有N+漏極，P阱上形成有N+源極和P+源極，在深N阱與P阱交界區域上方的P型襯底上形成有多晶硅柵，多晶硅柵與深N阱和P阱絕緣隔離，其中，注入埋層包括由上至下的N型埋層和P型埋層。本發明能夠在同樣擊穿電壓前提下，獲得更低的比導通電阻。

技術領域

本發明涉及半導體技術領域，尤其是一種高能注入埋層雙通道LDMOS器件及其制造方法。

背景技術

橫向高壓DMOS(LDMOS，Laterally Diffused Metal Oxide Semiconductor，橫向擴散金屬氧化物半導體)器件，廣泛應用于AC-DC電源管理、LED驅動和馬達驅動芯片中。

LDMOS器件要獲得高的擊穿電壓，通常要增大比導通電阻(導通電阻×面積)，但這兩個參數之間是矛盾的。現有的LDMOS器件主要采用降低表面電場(RESURF)技術，來減小因增加擊穿電壓而導致的導通電阻增加幅度，其核心思想在于引入額外的P型層次來輔助耗盡N型導電區(漂移區)，使得N型漂移區可以用于更高的濃度，從而獲得更低的比導通電阻。

但是，由于P型層次不易實現，因此傳統的RESURF技術只能實現1倍(Single)RESURF、2倍(Double)RESURF和3倍(Triple)RESURF，即N型漂移區的上限濃度被限制在3×10¹²/cm²。這樣，在同樣擊穿電壓下，LDMOS的比導通電阻仍然較大，限制了其應用。

發明內容

本發明的發明目的在于：針對上述存在的問題，提供一種高能注入埋層雙通道LDMOS器件及其制造方法，能夠在同樣擊穿電壓前提下，獲得更低的比導通電阻。

為解決上述技術問題，本發明采用的一個技術方案是：提供一種高能注入埋層雙通道LDMOS器件，包括P型襯底，所述P型襯底中形成有相鄰的深N阱和P阱，從所述深N阱的頂部至內部依次形成有P型帽層和至少一層注入埋層，所述深N阱遠離所述P阱的一側形成有N+漏極，所述P阱上形成有N+源極和P+源極，在所述深N阱與P阱交界區域上方的所述P型襯底上形成有多晶硅柵，所述多晶硅柵與所述深N阱和P阱絕緣隔離，其中，所述注入埋層包括由上至下的N型埋層和P型埋層。

優選的，所述多晶硅柵呈階梯形，且所述多晶硅柵較高的一端位于所述深N阱上方，所述多晶硅柵較低的一端位于所述P阱上方。

優選的，所述P型襯底上還形成有絕緣介質層，所述多晶硅柵夾設于所述絕緣介質層中。

優選的，所述P型襯底上還形成有漏極金屬和源極金屬，所述漏極金屬穿過所述絕緣介質層與所述N+漏極電性連接，所述源極金屬穿過所述絕緣介質層與所述N+源極和P+源極電性連接。

優選的，所述深N阱的N型離子的注入劑量范圍為2×10¹²/cm²-8×10¹²/cm²，所述深N阱的結深為4-16μm。

優選的，所述P型帽層、N型埋層和P型埋層的注入劑量范圍為1×10¹²/cm²-7×10¹²/cm²。

優選的，所述N+漏極、N+源極和P+源極的注入劑量范圍為1×10¹⁵/cm²-1×10¹⁶/cm²。