[發明專利]一種具有多孔介質層的半導體結構的制備方法

有效

• 申請號: 201810169821.6
• 申請日: 2018-02-28
• 公開（公告）號: CN108376671B
• 公開（公告）日: 2020-09-18
• 發明（設計）人: 趙紅英
• 申請（專利權）人: 新沂市錫沂高新材料產業技術研究院有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L21/311;H01L23/532
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種具有多孔介質層的半導體結構的制備方法，其包括有如下步驟：提供具有互連線的下方介質層；在下方介質層上依次形成富含氮的蝕刻終止檢測層、多孔層間介質層、低K緩沖層、金屬硬掩模層、開口圖案的光刻膠層；以光刻膠的開口圖案為掩模，對下方的金屬硬掩模層和低K緩沖層進行第一刻蝕；然后去除剩余的光刻膠；以開口為掩模對下方的多孔層間介質層進行第二刻蝕，第二刻蝕采用的是飛秒激光刻蝕，飛秒激光在刻蝕所述多孔層間介質層時，通過對暴露的孔結構的邊緣處局部熔化使暴露的所述孔結構密封；然后采用第三刻蝕，并在刻蝕過程中通入氫氣；在暴露出下方的互連線之后，持續通入氫氣，最終獲得多孔層間介質層中的開口結構。

技術領域

本發明涉及半導體結構的制備方法，特別是涉及一種具有多孔的低K或超低K層間介質層的半導體結構制備方法。

背景技術

半導體集成電路技術的飛速發展不斷對互連技術發展提出新的要求。目前，在半導體制造的后段工藝中，為了連接各個部件構成的集成電路，通常使用具有相對高導電率的金屬材料，但隨著半導體器件的尺寸不斷收縮，互連結構變得越來越窄，從而導致互連電阻越來越高。銅借助于其優異的導電性，銅互連技術已廣泛應用于90nm和65nm的技術節點的工藝中。

在現有形成銅布線或銅互連的過程中，通過刻蝕絕緣介質層形成溝槽或通孔，然后在溝槽或者通孔中填充銅導電材料。然而由于金屬連線之間的空間逐漸縮小，因此，用于隔離金屬連線之間的絕緣介質層也變得越來越薄，這樣會導致金屬連線之間可能會發生不利的相互作用或串擾。現已研究發現，降低用于隔離金屬連線層的絕緣介質層的介電常數(K)，可以有效降低這種串擾，同時，降低層間介質層材料的K值還可以有效降低互連的電阻電容延遲效應(RC delay)。

然而，低K或超低K絕緣介質材料的使用對于半導體制造工藝提出來新的要求，一方面，為了獲得低K材料或超低K材料，降低材料的K值，通常使用的材料為多孔材料，然而多孔材料的機械強度偏低，這就導致在刻蝕通孔或溝槽過程中，絕緣介質層容易受到破壞，另一方面，多孔的絕緣介質層容易受到外界材料的滲入，而造成污染，降低材料的可靠性。已有學著研究指出，可以通過額外的“封堵”工藝，將刻蝕多孔介質層時暴露在外部的“開放的”孔結構形成密閉的結構，以防止在形成互連結構時金屬雜質容易進入孔中的缺陷，然而額外的工藝不僅造成了成本的增加，還容易對刻蝕形成的通孔或溝槽的形貌改變，導致最終形成的互連結構效果并不是很理想；并且通常情況下，在層間介質層形成的通孔或溝槽下方對應有其他的互連線結構，在刻蝕時，容易對下方的互連線結構造成損傷，這些都會對半導體器件的穩定性和可靠性造成很大的影響。

鑒于上述問題，需要提供一種具有多孔的低K或者超低K的層間介質層的互連結構的制備方法，一方面要減少對層間介質層的損害或污染，同時還要防止對下方的互連線結構的損傷。

發明內容

本發明內容部分中引入一系列簡化形式的概念，這將在具體實施部分進行詳細的說明。

本發明解決的技術問題是提供一種具有多孔的層間介質層的半導體結構的制備方法，防止在制備過程中對層間介質層的損害或污染，并防止對下方的互連線結構造成損傷，而無需額外的對多孔的層間介質層的“封堵”步驟，減少成本，提高半導體器件的穩定性和可靠性。