[發明專利]深硅刻蝕方法

有效

• 申請號: 201810167284.1
• 申請日: 2018-02-28
• 公開（公告）號: CN108364867B
• 公開（公告）日: 2019-04-30
• 發明（設計）人: 阮勇;尤政;崔志超
• 申請（專利權）人: 清華大學
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;B81C1/00
• 代理公司: 北京華進京聯知識產權代理有限公司 11606
• 代理人: 王賽

本發明公開了一種深硅刻蝕方法，包括：提供覆蓋有圖形化的掩膜層的硅片，首先刻蝕未被所述掩膜層覆蓋的硅片表面，以形成刻蝕面和基本垂直于所述刻蝕面的側壁，還包括循環重復的鈍化步驟、第一刻蝕步驟和第二刻蝕步驟，直至達到預定的刻蝕深度。其中，隨著循環周期次數的增加，至少滿足條件(1)至(3)中的至少一個：(1)所述鈍化步驟的沉積時間隨著所述循環周期次數的增加而增加；(2)所述第二刻蝕步驟的平板電極功率隨著所述循環周期次數的增加而增大；(3)所述第二刻蝕步驟的氣壓隨著所述循環周期次數的增加而減小。

技術領域

本發明涉及半導體制造領域，特別是涉及一種深硅刻蝕方法。

背景技術

微機電系統傳感器越來越廣泛地應用于汽車、手機和智能穿戴設備等領域，以體硅工藝為核心的微機電系統(MEMS)技術發展尤為迅速。高深寬比硅刻蝕技術的發展，使得微型傳感器、執行器的靈敏度大幅提高。同表面硅工藝相比，以深硅刻蝕工藝為核心的體硅工藝，可以獲得更大的檢測電容、更靈敏的質量塊結構，提高了MEMS傳感器的分辨率和靈敏度。

目前的深硅刻蝕系統均采用Bosch工藝來實現。深刻蝕系統中存在刻蝕速率隨著刻蝕槽寬度變窄而降低的問題，這種現象叫做lag效應，甚至有時在窄刻蝕槽的刻蝕中隨著刻蝕深度的增加刻蝕速率逐漸降低為零。同時，隨著刻蝕的進行，窄刻蝕槽上開口位置側壁損傷嚴重，刻蝕上開口變寬，線寬損失增加，導致刻蝕深寬比的降低。

發明內容

基于此，有必要提供一種優化刻蝕深寬比的深硅刻蝕方法。

一種深硅刻蝕方法，包括：提供覆蓋有圖形化的掩膜層的硅片，首先刻蝕未被所述掩膜層覆蓋的硅片表面，以形成刻蝕面和基本垂直于所述刻蝕面的側壁，還包括以下步驟：

鈍化步驟：在所述刻蝕面、所述側壁和所述掩膜層的表面沉積鈍化層；

第一刻蝕步驟：進行各向異性等離子體刻蝕，以去除所述刻蝕面上覆蓋的所述鈍化層而使所述刻蝕面暴露，而所述側壁上覆蓋的所述鈍化層不被完全去除；

第二刻蝕步驟：進行等離子體刻蝕，以刻蝕所述暴露的刻蝕面，所述側壁被所述側壁上覆蓋的所述鈍化層保護而不被刻蝕；

循環重復所述鈍化步驟、所述第一刻蝕步驟和所述第二刻蝕步驟直至達到預定的刻蝕深度；

并且隨著循環周期次數的增加，至少滿足條件(1)至(3)中的至少一個：

(1)所述鈍化步驟的沉積時間隨著所述循環周期次數的增加而增加；

(2)所述第二刻蝕步驟的平板電極功率隨著所述循環周期次數的增加而增大；

(3)所述第二刻蝕步驟的氣壓隨著所述循環周期次數的增加而減小。

在其中一個實施例中，在所述條件(1)中所述鈍化步驟的所述沉積時間隨著循環周期次數的增加而勻速增加。

在其中一個實施例中，在所述條件(1)中所述鈍化步驟的所述沉積時間隨著所述循環周期次數的增加而勻速增加的增加速率為0～2.0×10^-3s/周期。

在其中一個實施例中，在所述條件(2)中所述第二刻蝕步驟的所述平板電極功率隨著所述循環周期次數的增加而勻速增大。

在其中一個實施例中，在所述條件(2)中所述第二刻蝕步驟的所述平板電極功率隨著所述循環周期次數的增加而勻速增大的增大速率為0～0.2W/周期。

在其中一個實施例中，在所述條件(3)中所述第二刻蝕步驟的所述氣壓隨著所述循環周期次數的增加而勻速減小。

在其中一個實施例中，在所述條件(3)中所述第二刻蝕步驟的所述氣壓隨著所述循環周期次數的增加而勻速減小的減小速率為0～0.1mTorr/周期。