[發明專利]實現數字視頻單像素輸入輸出多像素處理的方法及裝置

有效

• 申請號: 201810166225.2
• 申請日: 2018-02-28
• 公開（公告）號: CN108495070B
• 公開（公告）日: 2020-06-16
• 發明（設計）人: 劉志偉;高啟寅;張明立;楊德文
• 申請（專利權）人: 北京德為智慧科技有限公司
• 主分類號: H04N5/765
• 分類號: H04N5/765;H04N5/268
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;李相雨

本發明實施例公開一種實現數字視頻單像素輸入輸出多像素處理的方法及裝置，能實現對FPGA輸入、輸出支持混合高低分辨率視頻端口。方法包括：S1、將FPGA端口輸入的單像素視頻轉換成像素時鐘不變但包括數據有效位的多像素視頻；S2、對所述多像素視頻進行圖像預處理；S3、將經圖像預處理后的多像素視頻轉換為單像素視頻，并將轉換得到的單像素視頻通過FPGA端口輸出，其中，所述轉換得到的單像素視頻的像素時鐘比經圖像預處理后的多像素視頻的像素時鐘高。

技術領域

本發明實施例涉及視頻領域，具體涉及一種實現數字視頻單像素輸入輸出多像素處理的方法及裝置。

背景技術

隨著人們對視頻清晰度的需求越來越高，視頻端口的帶寬也越來越高，相應的也出現了新的視頻接口，從開始的VGA(視頻圖形陣列)、DVI到SDI(數字分量串行接口)、HDMI(高清晰度多媒體接口)、DisplayPort(顯示接口)。在同一設備中有可能有1920*1080等低分辨率的VGA、DVI接口，也有更高分辨率3840*2160的DisplayPort接口，其中1920*1080等低分辨率的視頻端口一般都是單像素，而高分辨率3840*2160的視頻端口的像素個數為多像素。但是現有技術無法實現對FPGA(Field－Programmable Gate Array，現場可編程門陣列)輸入、輸出支持混合高低分辨率視頻端口。

發明內容

針對現有技術存在的不足和缺陷，本發明實施例提供一種實現數字視頻單像素輸入輸出多像素處理的方法及裝置。

一方面，本發明實施例提出一種實現數字視頻單像素輸入輸出多像素處理的方法，包括：

S1、將FPGA端口輸入的單像素視頻轉換成像素時鐘不變但包括數據有效位的多像素視頻；

S2、對所述多像素視頻進行圖像預處理；

S3、將經圖像預處理后的多像素視頻轉換為單像素視頻，并將轉換得到的單像素視頻通過FPGA端口輸出，其中，所述轉換得到的單像素視頻的像素時鐘比經圖像預處理后的多像素視頻的像素時鐘高。

另一方面，本發明實施例提出一種實現數字視頻單像素輸入輸出多像素處理的裝置，包括：

單像素轉多像素模塊，用于將FPGA端口輸入的單像素視頻轉換成像素時鐘不變但包括數據有效位的多像素視頻；

多像素處理模塊，用于對所述多像素視頻進行圖像預處理；

多像素轉單像素模塊，用于將經圖像預處理后的多像素視頻轉換為單像素視頻，并將轉換得到的單像素視頻通過FPGA端口輸出，其中，所述轉換得到的單像素視頻的像素時鐘比經圖像預處理后的多像素視頻的像素時鐘高。

第三方面，本發明實施例提供一種電子設備，包括：處理器、存儲器、總線及存儲在存儲器上并可在處理器上運行的計算機程序；

其中，所述處理器，存儲器通過所述總線完成相互間的通信；

所述處理器執行所述計算機程序時實現上述方法。

第四方面，本發明實施例提供一種非暫態計算機可讀存儲介質，所述存儲介質上存儲有計算機程序，該計算機程序被處理器執行時實現上述方法。

本發明實施例提供的實現數字視頻單像素輸入輸出多像素處理的方法及裝置，在輸入端把單像素格式的視頻轉為多像素格式，從而在FPGA內部以統一的視頻格式處理，然后在輸出端再把多像素視頻格式轉為單像素格式輸出，通過本方案，可以在FPGA內部保持同樣的視頻像素時鐘的情況下實現更高的處理視頻的帶寬，從而實現對FPGA輸入、輸出支持混合高低分辨率視頻端口。

附圖說明

圖1為本發明實現數字視頻單像素輸入輸出多像素處理的方法一實施例的流程示意圖；