[發明專利]半導體器件及形成方法

有效

• 申請號: 201810166065.1
• 申請日: 2018-02-28
• 公開（公告）號: CN110211944B
• 公開（公告）日: 2022-04-12
• 發明（設計）人: 桂珞;朱繼光;高劍琴
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L23/532
• 分類號: H01L23/532;H01L21/768
• 代理公司: 上海德禾翰通律師事務所 31319
• 代理人: 侯莉

本發明提出了一種半導體器件，包括：半導體襯底層，所述半導體襯底層上的氧化硅層，在所述半導體襯底層和所述氧化硅層之間的鍺材料層，在所述鍺材料層上的粘合層，以及在所述粘合層上的通孔金屬層。本發明能夠避免鍺材料層遭到H₂O₂的破壞，從而提高了半導體器件的性能和可靠性。

技術領域

本發明涉及半導體技術領域，具體而言涉及半導體中器件的金屬互聯技術。

背景技術

集成于CMOS的鍺(Ge)工藝在硅基光電子、射頻等領域具有廣泛的應用潛力，例如應用在光電探測器以及高速調制器等。

集成于CMOS的鍺(Ge)工藝需要在鍺材料上方制造通孔(VIA or CT)，用于跟其他器件進行電連接。現有的VIA工藝流程為保證良好電接觸，首先需要通過開孔將VIA or CT處對應的包覆層打開露出鍺材料層。在此過程中，用于去除光阻層等雜質的清洗工藝通常帶有H₂O₂。而鍺材料雖然具有優異的特性，但容易跟H₂O₂產生化學反應，這樣暴露出來的鍺材料層會遭到H₂O₂的破壞，最終影響半導體器件的性能和可靠性。

因此，業內期望一種既能夠保證導電性，又能夠避免鍺材料層被破壞，同時還能夠跟現有CMOS工藝兼容的在鍺材料層上制備通孔的方法。

發明內容

為了解決上述現有技術中存在的問題，本發明提出了一種半導體器件，其特征在于，包括：半導體襯底層，所述半導體襯底層上的氧化硅層，在所述半導體襯底層和所述氧化硅層之間的鍺材料層，在所述鍺材料層上的粘合層，以及在所述粘合層上的通孔金屬層。

根據本發明的一個方面的半導體器件的粘合層的材料是TiN或氮化鉭。

根據本發明的一個方面的半導體器件中所述通孔金屬層的上表面與所述氧化硅層的上表面齊平。

根據本發明的一個方面的半導體器件還包括在所述半導體襯底層和所述氧化硅層之間的金屬硅化物層。

根據本發明的一個方面的半導體器件，其特征在于，所述金屬硅化物層上也有通孔金屬層，所述金屬硅化物層上的所述通孔金屬層和所述金屬硅化物層之間也有粘合層。

本發明提出了一種形成半導體器件的方法，其特征在于，包括：在半導體襯底層上生長一層氧化硅層；在需要生長鍺材料層的位置對所述氧化硅層進行刻蝕，直至暴露出所述半導體襯底層，然后形成鍺材料層；在所述氧化硅層和所述鍺材料層上形成粘合層；在所述粘合層上生長氧化硅層；去除多余的氧化硅層以及多余的粘合層使表面平坦化；再生長氧化硅層；在所述鍺材料層的上方需要開孔的位置蝕刻以形成通孔；在所述半導體器件的表面再形成一層通孔金屬層；對所述半導體器件的表面進行平坦化。

根據本發明的一個方面的形成半導體器件的方法中氧化硅層的生長方法是原子層沉積、物理氣相淀積、化學氣相淀積、等離子體增強型化學氣相淀積工藝中的一種。

根據本發明的一個方面的形成半導體器件的方法中對所述氧化硅層進行刻蝕采用等離子刻蝕工藝。

根據本發明的一個方面的形成半導體器件的方法中粘合層的材料采用氮化鈦。

根據本發明的一個方面的形成半導體器件的方法中粘合層的材料采用金屬鉭。

根據本發明的一個方面的形成半導體器件的方法中在所述半導體器件的表面電鍍一層粘合層的步驟中粘合層的厚度達到或者超過100A。

根據本發明的一個方面的形成半導體器件的方法中去除多余的氧化硅層以及多余的粘合層后，保留的粘合層在所述鍺材料層上方。