[發明專利]集成電路芯片裝置及相關產品

有效

• 申請號: 201810164737.5
• 申請日: 2018-02-27
• 公開（公告）號: CN110197271B
• 公開（公告）日: 2020-10-27
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 上海寒武紀信息科技有限公司
• 主分類號: G06N3/063
• 分類號: G06N3/063;G06F17/16
• 代理公司: 廣州三環專利商標代理有限公司 44202
• 代理人: 郝傳鑫;熊永強

1.一種集成電路芯片裝置，其特征在于，所述集成電路芯片裝置包括：主處理電路以及多個基礎處理電路；所述主處理電路包括第一映射電路，所述多個基礎處理電路中至少一個電路包括第二映射電路，所述第一映射電路以及所述第二映射電路均用于執行神經網絡運算中的各個數據的壓縮處理；

所述主處理電路，用于獲取輸入數據塊、卷積核數據塊以及卷積指令，依據所述卷積指令將所述輸入數據塊劃分成廣播數據塊，將所述卷積核數據塊劃分成分發數據塊；依據所述卷積指令的運算控制確定啟動第一映射電路對第一數據塊進行處理，得到處理后的第一數據塊和所述第一數據塊關聯的標識數據塊；所述第一數據塊包括所述分發數據塊和/或所述廣播數據塊；依據所述卷積指令將處理后的第一數據塊和所述第一數據塊關聯的標識數據塊發送至與所述主處理電路相連的基礎處理電路中的至少一個基礎處理電路；

所述多個基礎處理電路，用于依據所述卷積指令的運算控制確定是否啟動第二映射電路依據第二數據塊的標識數據塊對第二數據塊進行處理，依據處理后的第二數據塊以并行方式執行神經網絡中的運算得到運算結果，并將該運算結果通過與所述主處理電路連接的基礎處理電路傳輸給所述主處理電路；所述第二數據塊為所述基礎處理電路確定的接收所述主處理電路發送的數據塊，所述第二數據塊與所述處理后的第一數據塊關聯；

所述主處理電路，用于將所述運算結果處理得到所述卷積指令的指令結果。

2.根據權利要求1所述的集成電路芯片裝置，其特征在于，當所述第一數據塊包括分發數據塊和廣播數據塊時，

所述主處理電路，具體用于啟動所述第一映射電路對所述分發數據塊和所述廣播數據塊進行處理得到處理后的分發數據塊以及該分發數據塊關聯的標識數據塊、處理后的廣播數據塊以及該廣播數據塊關聯的標識數據塊；將所述處理后分發數據塊和該分發數據塊關聯的標識數據塊進行拆分得到多個基本數據塊以及所述多個基本數據塊各自關聯的標識數據塊；將所述多個基本數據塊以及所述多個基本數據塊各自關聯的標識數據塊分發至與其連接的基礎處理電路，將所述廣播數據塊以及該廣播數據塊關聯的標識數據塊廣播至與其連接的基礎處理電路；

所述基礎處理電路，用于啟動所述第二映射電路依據所述基本數據塊關聯的標識數據塊以及所述廣播數據塊關聯的標識數據塊得到連接標識數據塊；根據所述連接標識數據塊對所述基本數據塊以及所述廣播數據塊進行處理，對處理后的基本數據塊以及處理后的廣播數據塊執行卷積運算得到運算結果，將所述運算結果發送至所述主處理電路。

3.根據權利要求1所述的集成電路芯片裝置，其特征在于，當所述第一數據塊包括分發數據塊時，

所述主處理電路，具體用于啟動所述第一映射電路對所述分發數據塊進行處理得到處理后的分發數據塊以及該分發數據塊關聯的標識數據塊，或者啟動所述第一映射電路根據預存所述分發數據塊關聯的標識數據塊對所述分發數據塊進行處理得到處理后的分發數據塊；將所述處理后的分發數據塊以及該分發數據塊關聯的標識數據塊進行拆分得到多個基本數據塊以及所述多個基本數據塊各自關聯的標識數據塊；將所述多個基本數據塊以及所述多個基本數據塊各自關聯的標識數據塊分發至與其連接的基礎處理電路；將所述廣播數據塊廣播至與其連接的基礎處理電路；

所述基礎處理電路，用于啟動所述第二映射電路依據所述基本數據塊關聯的標識數據塊對所述廣播數據塊進行處理，對處理后的廣播數據塊以及所述基本數據塊執行卷積運算得到運算結果，將所述運算結果發送至所述主處理電路。

4.根據權利要求1所述的集成電路芯片裝置，其特征在于，當所述第一數據塊包括廣播數據塊時，

所述主處理電路，具體用于啟動所述第一映射電路對所述廣播數據塊進行處理得到處理后的廣播數據塊以及該廣播數據塊關聯的標識數據塊，或者啟動所述第一映射電路依據預存的所述廣播數據塊關聯的標識數據塊對所述廣播數據塊進行處理得到處理后的廣播數據塊；將所述分發數據塊進行拆分得到多個基本數據塊；將所述多個基本數據分發至與其連接的基礎處理電路；將所述處理后的廣播數據塊以及該廣播數據塊關聯的標識數據塊廣播至與其連接的基礎處理電路；

所述基礎處理電路，用于啟動所述第二映射電路依據所述廣播數據塊關聯的標識數據塊對所述基本數據塊進行處理得到處理后的基本數據塊；對所述處理后的基本數據塊以及所述處理后的廣播數據塊執行卷積運算得到運算結果，將所述運算結果發送至所述主處理電路。