[發明專利]一種背照式CMOS圖像傳感器結構的互聯工藝方法

有效

• 申請號: 201810164170.1
• 申請日: 2018-02-27
• 公開（公告）號: CN108417594B
• 公開（公告）日: 2020-11-27
• 發明（設計）人: 王偉軍
• 申請（專利權）人: 上海集成電路研發中心有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146;H01L21/027
• 代理公司: 上海天辰知識產權代理事務所(特殊普通合伙) 31275
• 代理人: 吳世華;尹一凡

本發明公開了一種背照式CMOS圖像傳感器結構的互聯工藝方法，包括：提供鍵合后的背照式CMOS圖像傳感器硅片，在硅片襯底背面形成第二介質層，進行通孔的光刻、刻蝕圖形化工藝，在通孔中填充BARC并進行背面通道光刻、刻蝕工藝及去膠，形成背面通道結構的側墻，在背面通道結構內填充金屬材料形成引腳圖形。本發明通過調整通孔及背面通道結構的形成順序，使光刻相關步驟得以在平面上進行，有助于改善曝光等光刻工藝效果；其工藝過程有助于改善去膠殘留，從而能夠降低長時間去膠對金屬互聯層表面的損傷，提高電連接的可靠性。

技術領域

本發明涉及半導體制造工藝技術領域，更具體地，涉及一種背照式CMOS圖像傳感器結構的互聯工藝方法。

背景技術

在過去十幾年里，隨著消費類電子產品的普及和更新換代，圖像傳感器得到了廣泛應用，其性能也得到極大的改善。目前圖像傳感器主要有兩種類型：互補金屬氧化物半導體(CMOS)和電荷耦合器件(CCD)，兩者在光檢測方面都是利用硅的光電效應原理，區別在于像素光生電荷的讀出方式不同：CCD是通過垂直和水平CCD轉移輸出電荷，而CMOS圖像傳感器(CIS)的電壓則通過與DRAM存儲器類似的行列解碼讀出。與CCD相比，CIS具有集成度高、功耗小、與集成電路制造工藝兼容等優勢，因此其所占份額穩步增長。

CMOS圖像傳感器主要結構包括像敏單元陣列、行驅動器、列驅動器、時序控制邏輯、AD轉換器、數據輸出接口、控制接口等部分。半導體工藝用來在傳感器陣列中形成像敏單元(光電二極管)、行列驅動器以及其他控制電路。為采集彩色像素，還需要在像敏單元上放置濾色器。為減小像素尺寸、提高分辨率，CIS技術經歷了從前照式(FSI)到背照式(BSI)的發展。目前BSI CIS已成為主流技術，可實現1.4～1.1μm像素尺寸。為形成BSI CIS，需在鍵合硅片的背面進行半導體工藝，并實現電學連接。在相關的半導體工藝流程中，涉及較大尺寸、較深結構及復雜膜層的圖形化，給相關工藝步驟帶來一定困難。

目前對BSI CIS的研究已經較為深入，主要從結構設計、性能改進、材料選擇等各個方面入手，對器件結構的改進往往也影響到實現的具體工藝。專利號為9165970的美國專利提出了一種對互聯結構中鍵合壓點進行具體配置的方法，但其未詳細涉及具體工藝的實現，對常規的BSI CIS互聯結構的工藝實現也沒有過多的介紹。

因此，針對BSI CIS后道互聯的具體結構特征，需要提供合理的工藝流程，以降低工藝實現難度，并提高工藝可靠性。

發明內容

本發明的目的在于克服現有技術存在的上述缺陷，提供一種背照式CMOS圖像傳感器結構的互聯工藝方法。

為實現上述目的，本發明的技術方案如下：

一種背照式CMOS圖像傳感器結構的互聯工藝方法，包括以下步驟：

步驟S01：提供鍵合后的背照式CMOS圖像傳感器硅片，所述硅片包括襯底及襯底正面上的第一介質層，所述第一介質層中形成有金屬互聯結構；

步驟S02：在所述襯底的背面上形成第二介質層，通過光刻、刻蝕形成向下連接至金屬互聯結構的通孔；

步驟S03：在所述通孔中填充有機抗反射層材料，并將第二介質層表面覆蓋；

步驟S04：進行背面通道圖形的光刻，并使曝光區域中包括通孔圖形；

步驟S05：進行背面通道圖形的刻蝕，刻蝕停止在第一介質層，并去膠，形成連接通孔的背面通道結構；其中，在刻蝕過程中，使通孔內填充的有機抗反射層材料被同步刻蝕，并在刻蝕完成后，利用去膠工藝去除通孔內剩余的有機抗反射層材料；

步驟S06：在背面通道結構及通孔結構的表面形成第三介質層，利用各向異性刻蝕去除通孔及背面通道結構底部的第三介質層，同時控制側壁第三介質層的損失量，以形成背面通道結構的側墻；