[發明專利]一種制備小尺寸高質量MRAM元件的方法

有效

• 申請號: 201810164166.5
• 申請日: 2018-02-27
• 公開（公告）號: CN110197873B
• 公開（公告）日: 2023-04-25
• 發明（設計）人: 郭一民;肖榮福;陳峻;麻榆陽
• 申請（專利權）人: 上海磁宇信息科技有限公司
• 主分類號: H10N50/01
• 分類號: H10N50/01;H10N50/10
• 代理公司: 上海容慧專利代理事務所(普通合伙) 31287
• 代理人: 于曉菁

1.一種制備MRAM元件的方法，在CMOS?VIA之上直接建立MTJ，其特征在于，在半導體晶片中的通孔上制備底電極種子層，所述通孔連接讀/寫/控制電路，在所述底電極種子層上制備底電極導電層，并在所述底電極導電層上制備磁性隧道結，

其中制備所述底電極導電層包括以下步驟：

步驟一、制備導電子層一；

步驟二、在所述導電子層一上制備復合層，所述復合層為非晶態結構層，包括三層，第一層為非晶態合金CoFeB或NiCr、NiFeCr，第二層為Ta、W、Zr、Hf、Nb、Mo、Ni、Cr、Fe或它們的合金，第三層為非晶態合金CoFeB或NiCr、NiFeCr，用以破壞主導電材料構成的導電子層一的晶粒生長，從而為表面原子擴散降低勢壘，為擴散提供方便，使其從高點移動到低扭折，使后續沉積的膜表面平滑；

步驟三、在所述非晶態的復合層上制備導電子層一；

其中，制備所述底電極導電層重復N次上述所述步驟二至所述步驟三，其中N為大于1的自然數。

2.如權利要求1所述的方法，其特征在于，所述底電極種子層為單層膜Ta或TaN，或雙層膜TiN/Ta或TiN/TaN、MgN/Ta、MgN/TaN，Ta或TaN厚度為TiN或MgN，厚度為

3.如權利要求1所述的方法，其特征在于，所述導電子層一為Ru、Cu或CuN，厚度為

4.如權利要求1所述的方法，其特征在于，所述非晶態的復合層的厚度為

5.如權利要求1所述的方法，其特征在于，所述非晶態的復合層第一層和第三層中CoFeB的厚度為

6.如權利要求1所述的方法，其特征在于，所述非晶態的復合層第二層中Ta、W、Zr或NiCr的厚度為

7.如權利要求1所述的方法，其特征在于，制備所述磁性隧道結包括以下步驟：

步驟一、在所述底電極導電層上制備磁性隧道結種子層；

步驟二、在所述磁性隧道結種子層上制備磁性參考層，所述磁性參考層具有固定磁化方向的磁各向異性；

步驟三、在所述磁性參考層上制備隧道勢壘層；

步驟四、在所述隧道勢壘層上制備磁性記憶層，所述磁性記憶層具有可變磁化方向的磁各向異性；

步驟五、在所述磁性記憶層上制備覆蓋層。

8.如權利要求1所述的方法，其特征在于，制備所述磁性隧道結包括以下步驟：

步驟一、在所述底電極導電層上制備磁性隧道結種子層；

步驟二、在所述磁性隧道結種子層上制備磁性記憶層，所述磁性記憶層具有可變磁化方向的磁各向異性；

步驟三、在所述磁性記憶層上制備隧道勢壘層；

步驟四、在所述隧道勢壘層上制備磁性參考層，所述磁性參考層具有固定磁化方向的磁各向異性；

步驟五、在所述磁性參考層上制備覆蓋層。