[發明專利]非易失存儲器擦寫電壓的斜率控制電路及非易失存儲器

有效

• 申請號: 201810162598.2
• 申請日: 2018-02-27
• 公開（公告）號: CN108305659B
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 陳永耀;劉耀平;趙強
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: G11C16/12
• 分類號: G11C16/12;G11C16/30
• 代理公司: 上海弼興律師事務所 31283
• 代理人: 薛琦;羅朗

1.一種非易失存儲器擦寫電壓的斜率控制電路，其特征在于，包括電荷泵、電荷泵時鐘控制單元和檢測單元；

所述電荷泵用于生成目標電壓；

所述檢測單元用于根據接收到的脈沖時鐘信號將所述目標電壓生成檢測電壓；

所述電荷泵時鐘控制單元用于將所述檢測電壓與參考電壓比較，并根據比較結果將接收的電荷泵時鐘信號輸出至所述電荷泵的時鐘輸入端；

所述檢測單元包括檢測電容和開關管，所述檢測電容的一端接收所述目標電壓，所述檢測電容的另一端與所述開關管的漏極連接后作為所述檢測電壓的輸出端，所述開關管的柵極接收所述脈沖時鐘信號，所述開關管的源極連接參考地。

2.如權利要求1所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述電荷泵時鐘控制單元包括比較器和輸出控制單元，所述比較器的兩個輸入端分別接收所述檢測電壓和所述參考電壓，所述比較器的輸出端與所述輸出控制單元電連接，所述輸出控制單元用于在所述檢測電壓小于所述參考電壓時，將所述電荷泵時鐘信號輸出至所述電荷泵的時鐘輸入端。

3.如權利要求2所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述輸出控制單元包括第一與門，所述比較器的輸出端與所述第一與門的一個輸入端連接，所述第一與門的另一個輸入端接收所述電荷泵時鐘信號，所述第一與門的輸出端與所述電荷泵的時鐘輸入端連接。

4.如權利要求2所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述比較器包括遲滯比較器。

5.如權利要求4所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述比較器包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、第五晶體管、第六晶體管、第七晶體管、第八晶體管、第九晶體管、第十晶體管、第十一晶體管和第十二晶體管；

所述第一晶體管的漏極分別與所述第一晶體管的柵極、所述第二晶體管的柵極連接后接收參考電流；

所述第二晶體管的漏極分別與所述第三晶體管的源極、所述第四晶體管的源極連接；

所述第三晶體管的漏極分別與所述第七晶體管的柵極、所述第八晶體管的柵極、所述第八晶體管的漏極、所述第九晶體管的柵極、所述第十晶體管的漏極連接；

所述第四晶體管的漏極分別與所述第九晶體管的漏極、所述第十晶體管的柵極、所述第十一晶體管的柵極、所述第十一晶體管的漏極、所述第十二晶體管的柵極連接；

所述第七晶體管的漏極分別與所述第五晶體管的漏極、所述第五晶體管的柵極、所述第六晶體管的柵極連接；

所述第三晶體管的柵極作為所述比較器的負輸入端，所述第四晶體管的柵極作為所述比較器的正輸入端，所述第十二晶體管的漏極與所述第六晶體管的漏極連接后作為所述比較器的輸出端；

所述第七晶體管的源極、所述第八晶體管的源極、所述第九晶體管的源極、所述第十晶體管的源極、所述第十一晶體管的源極、所述第十二晶體管的源極均連接到工作電源的正端；

所述第一晶體管的源極、所述第二晶體管的源極、所述第五晶體管的源極、所述第六晶體管的源極均連接到所述工作電源的負端。

6.如權利要求1所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述電荷泵包括Dickson電荷泵。

7.如權利要求6所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述Dickson電荷泵的階數為16或18。

8.如權利要求1所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述斜率控制電路還包括脈沖發生單元，所述脈沖發生單元用于將接收的斜率時鐘信號生成所述脈沖時鐘信號。

9.如權利要求8所述的非易失存儲器擦寫電壓的斜率控制電路，其特征在于，所述脈沖發生單元包括微分電路和脈沖整形電路；

所述微分電路用于接收所述斜率時鐘信號，并根據所述斜率時鐘信號生成微分信號；

所述脈沖整形電路用于對所述微分信號整形以生成所述脈沖時鐘信號。