[發明專利]一種用于實現線路速度互連結構的方法

有效

• 申請號: 201810161735.0
• 申請日: 2014-03-13
• 公開（公告）號: CN108255521B
• 公開（公告）日: 2022-05-31
• 發明（設計）人: 穆罕默德·阿布達拉
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F9/38
• 分類號: G06F9/38;G06F9/30;G06F9/46;G06F12/0853;G06F12/0886;G06F13/16;G06F15/173;H04L12/28;H04L49/1515
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 李煒;黃嵩泉

1.一種計算設備的線路速度輸入處理器，所述線路速度輸入處理器包括：

用于確定第一輸入的劃分的數量以適應輸出格式的輸出大小的裝置；

用于確定所述第一輸入是否能夠與第二輸入組合的裝置，所述第二輸入和所述第一輸入在輸入流中在位置上相鄰，其中，所述第一輸入和所述第二輸入被并行地處理且具有小于所述輸出大小的組合大小；

用于計算所述第一輸入和所述第二輸入在具有所述輸出格式的輸出集合中的位置的裝置；以及

用于以線路速度向目的地傳輸所述輸出集合的裝置。

2.如權利要求1所述的線路速度輸入處理器，進一步包括：

用于在將被檢查以用于組合的、包括所述第一輸入和所述第二輸入的初始輸入集合中間識別候選輸入的裝置。

3.如權利要求1所述的線路速度輸入處理器，進一步包括：

用于將第三輸入劃分為所述輸出集合中的多個輸出以適應所述輸出格式的裝置。

4.如權利要求1所述的線路速度輸入處理器，其中，所述計算設備是網絡設備，并且其中，所述第一輸入和所述第二輸入是聯網分組。

5.如權利要求1所述的線路速度輸入處理器，其中，所述計算設備包括高速緩存，并且其中，所述第一輸入和所述第二輸入是對所述高速緩存中的高速緩存線的高速緩存訪問請求。

6.如權利要求1所述的線路速度輸入處理器，其中，所述計算設備包括仲裁器，并且其中，所述第一輸入和所述第二輸入各自都是利用輸出帶寬的流，并且其中，所述仲裁器通過與創建結果輸出流并行地進行的頻率和/或時間復用來管理所述輸出格式。

7.如權利要求1所述的線路速度輸入處理器，其中，所述計算設備包括計算機指令解碼器，并且其中，所述第一輸入和所述第二輸入是被組合為機器指令的計算機指令。

8.如權利要求1所述的線路速度輸入處理器，其中，所述計算設備包括動態隨機存取存儲器設備(DRAM)，并且其中，所述第一輸入和所述第二輸入是對DRAM頁的DRAM訪問請求。

9.一種非暫態計算機可讀介質，具有計算機可讀代碼，所述計算機可讀代碼當由計算設備執行時使所述計算設備執行用于執行線路速度輸入處理的操作集，所述操作集包括：

確定第一輸入的劃分的數量以適應輸出格式的輸出大小；

確定所述第一輸入是否能夠與第二輸入組合，所述第二輸入和所述第一輸入在輸入流中在位置上相鄰，其中，所述第一輸入和所述第二輸入被并行地處理且具有小于所述輸出大小的組合大小；

計算所述第一輸入和所述第二輸入在具有所述輸出格式的輸出集合中的位置；以及

以線路速度向目的地傳輸所述輸出集合。

10.如權利要求9所述的非暫態計算機可讀介質，具有存儲在其中的進一步的指令，所述進一步的指令當被執行時使所述計算設備執行包括以下步驟的進一步的操作：

在將被檢查以用于組合的、包括所述第一輸入和所述第二輸入的初始輸入集合中間識別候選輸入。

11.如權利要求9所述的非暫態計算機可讀介質，具有存儲在其中的進一步的指令，所述進一步的指令當被執行時使所述計算設備執行包括以下步驟的進一步的操作：

將第三輸入劃分為所述輸出集合中的多個輸出以適應所述輸出格式。

12.如權利要求9所述的非暫態計算機可讀介質，其中，所述計算設備是網絡設備，并且其中，所述第一輸入和所述第二輸入是聯網分組。

13.如權利要求9所述的非暫態計算機可讀介質，其中，所述計算設備包括高速緩存，并且其中，所述第一輸入和所述第二輸入是對所述高速緩存中的高速緩存線的高速緩存訪問請求。