[發明專利]LED芯片結構及其制備方法

在審

• 申請號: 201810159265.4
• 申請日: 2018-02-26
• 公開（公告）號: CN108400206A
• 公開（公告）日: 2018-08-14
• 發明（設計）人: 周智斌;郭恩卿;徐平
• 申請（專利權）人: 湘能華磊光電股份有限公司
• 主分類號: H01L33/00
• 分類號: H01L33/00;H01L33/14
• 代理公司: 北京晟睿智杰知識產權代理事務所(特殊普通合伙) 11603
• 代理人: 于淼

1.一種LED芯片的制備方法，其特征在于，依次包括：處理襯底、生長緩沖層、生長N型半導體層N-GAN、生長多量子阱層、生長P型半導體層P-GAN、生長分段式電流阻擋層、生長電流擴展層、生長P型電極和N型電極、生長透明絕緣層；其中，所述分段式電流阻擋層包括第一電流阻擋層N-CBL和第二電流阻擋層P-CBL，所述第一電流阻擋層N-CBL和/或所述第二電流阻擋層P-CBL為分段式結構；

所述生長分段式電流阻擋層為：

采用PECVD沉積一層厚度在1000A至3500A之間的SiO₂或Si₃N₄，沉積溫度為200℃至280℃，硅烷的流量為200sccm至250sccm，笑氣的流量為850sccm至1000sccm，功率為50W至100W；

采用黃光工藝和腐蝕工藝對SiO₂或Si₃N₄進行處理，所述黃光工藝至少包括勻膠過程、曝光過程、顯影過程和堅膜過程，所述曝光過程的曝光量為95mj/cm²至130mj/cm²，曝光間距為20μm至30μm，所述堅膜過程的溫度為150℃至160℃；所述腐蝕工藝中腐蝕時間為200s至240s，形成第一電流阻擋層N-CBL和第二電流阻擋層P-CBL，所述第一電流阻擋層N-CBL位于所述N型半導體層N-GAN與所述P型電極之間，所述第二電流阻擋層P-CBL位于所述P型半導體層P-GAN與所述N型電極之間；

其中，所述第一電流阻擋層N-CBL與所述N型半導體層N-GAN遠離所述襯底的表面之間的夾角為α，所述第二電流阻擋層P-CBL與所述P型半導體層P-GAN遠離所述襯底的表面之間的夾角為θ，10°≤α≤25°，10°≤θ≤25°；

所述第一電流阻擋層的厚度為D1，所述第二電流阻擋層的厚度為D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。

2.根據權利要求1所述LED芯片結構的制備方法，其特征在于，所述第一電流阻擋層N-CBL與所述N型半導體層N-GAN遠離所述襯底的表面之間的夾角等于所述第二電流阻擋層P-CBL與所述P型半導體層P-GAN遠離所述襯底的表面之間的夾角。

3.根據權利要求1所述LED芯片結構的制備方法，其特征在于，所述第一電流阻擋層的厚度等于所述第二電流阻擋層的厚度。

4.根據權利要求1所述LED芯片結構的制備方法，其特征在于，所述LED芯片至少包括第一截面和第二截面，所述第一截面和所述第二截面分別與所述襯底所在平面垂直，且所述第一截面和所述第二截面垂直；

在所述第一截面，所述第一電流阻擋層N-CBL呈梯形結構；

在所述第二截面，所述第二電流阻擋層P-CBL呈梯形結構。

5.一種LED芯片結構，其特征在于，所述LED芯片采用權利要求1至4之任一所述的LED芯片的制備方法制成，所述LED芯片結構包括依次設置的襯底、緩沖層、N型半導體層N-GAN、多量子阱層、P型半導體層P-GAN、分段式電流阻擋層、電流擴展層、P型電極、N型電極和透明絕緣層；

所述分段式電流阻擋層包括第一電流阻擋層N-CBL和第二電流阻擋層P-CBL，所述第一電流阻擋層N-CBL和/或所述第二電流阻擋層P-CBL為分段式結構，所述第一電流阻擋層N-CBL位于所述N型半導體層N-GAN與所述P型電極之間，所述第二電流阻擋層P-CBL位于所述P型半導體層P-GAN與所述N型電極之間；

所述第一電流阻擋層N-CBL與所述N型半導體層N-GAN遠離所述襯底的表面之間的夾角為α，所述第二電流阻擋層P-CBL與所述P型半導體層P-GAN遠離所述襯底的表面之間的夾角為θ，10°≤α≤25°，10°≤θ≤25°；

所述第一電流阻擋層的厚度為D1，所述第二電流阻擋層的厚度為D2，其中，1000A≤D1≤4500A，1000A≤D2≤4500A。