[發明專利]三維半導體存儲器件及其操作方法

在審

• 申請號: 201810154276.3
• 申請日: 2018-02-22
• 公開（公告）號: CN108461499A
• 公開（公告）日: 2018-08-28
• 發明（設計）人: 宋旼瑩;呂次東;李載德;張在薰
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11551
• 分類號: H01L27/11551;H01L27/11578;G11C7/12;G11C7/18;G11C8/08;G11C8/14
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 弋桂芬

1.一種三維半導體存儲器件，包括：

基板；

電極結構，在所述基板上在第一方向上延伸，所述電極結構包括垂直堆疊在所述基板上的多個單元電極、以及依次堆疊在所述多個單元電極上的下部串選擇電極和上部串選擇電極；

第一垂直結構，穿過所述下部串選擇電極、所述上部串選擇電極和所述多個單元電極；

第二垂直結構，與所述上部串選擇電極間隔開使得所述第二垂直結構不延伸穿過所述上部串選擇電極，所述第二垂直結構穿過所述下部串選擇電極和所述多個單元電極；以及

第一位線，在與所述第一方向不同的第二方向延伸，所述第一位線與所述電極結構相交，所述第一位線共同地連接到所述第一垂直結構和所述第二垂直結構。

2.根據權利要求1所述的三維半導體存儲器件，其中

所述第一垂直結構和所述第二垂直結構中的每個包括垂直于所述基板的頂表面的垂直半導體圖案以及圍繞所述垂直半導體圖案的垂直絕緣圖案，以及

所述垂直絕緣圖案包括電荷存儲層。

3.根據權利要求1所述的三維半導體存儲器件，還包括：

公共源極區，在所述基板中彼此間隔開并在所述第一方向上延伸，

其中所述電極結構設置在所述基板上且在所述公共源極區中的彼此相鄰的兩個之間。

4.根據權利要求1所述的三維半導體存儲器件，還包括：

第三垂直結構，穿過所述多個單元電極、所述下部串選擇電極和所述上部串選擇電極；

第四垂直結構，與所述上部串選擇電極間隔開使得所述第四垂直結構不穿過所述上部串選擇電極，所述第四垂直結構穿過所述下部串選擇電極和所述多個單元電極；以及

第二位線，與所述電極結構相交并在所述第二方向上延伸，所述第二位線共同地連接到所述第三垂直結構和所述第四垂直結構。

5.根據權利要求1所述的三維半導體存儲器件，其中

所述下部串選擇電極在所述第二方向上具有第一寬度，以及

所述上部串選擇電極在所述第二方向上具有比所述第一寬度小的第二寬度。

6.根據權利要求5所述的三維半導體存儲器件，其中每個所述單元電極具有與所述下部串選擇電極的所述第一寬度基本上相等的寬度。

7.根據權利要求5所述的三維半導體存儲器件，其中所述第一位線的寬度小于所述第一垂直結構和所述第二垂直結構中的每個的頂表面的寬度的一半。

8.根據權利要求1所述的三維半導體存儲器件，其中

所述下部串選擇電極包括彼此橫向地間隔開的第一下部串選擇電極和第二下部串選擇電極，

所述上部串選擇電極包括彼此橫向地間隔開的第一上部串選擇電極和第二上部串選擇電極，

所述第一垂直結構穿過所述第一下部串選擇電極和所述第一上部串選擇電極，

所述第二垂直結構與所述第一上部串選擇電極和所述第二上部串選擇電極間隔開，以及

所述第二垂直結構穿過所述第一下部串選擇電極和所述第二下部串選擇電極中的一個。

9.根據權利要求8所述的三維半導體存儲器件，還包括：

第三垂直結構，穿過所述第二下部串選擇電極、所述第二上部串選擇電極和所述多個單元電極；和

第四垂直結構，與所述第一上部串選擇電極和所述第二上部串選擇電極間隔開，所述第四垂直結構穿過所述第一下部串選擇電極和所述第二下部串選擇電極中的另一個，

其中所述第一位線共同地連接到所述第三垂直結構和所述第四垂直結構。

10.根據權利要求8所述的三維半導體存儲器件，還包括：

多個第一垂直結構，分別穿過所述第一上部串選擇電極和所述第二上部串選擇電極；和

多個第二垂直結構，分別穿過所述第一下部串選擇電極和所述第二下部串選擇電極，

其中：

所述多個第一垂直結構包括所述第一垂直結構，以及

所述多個第二垂直結構包括所述第二垂直結構。