[發明專利]一種MIPI C-Phy RX端的輸入信號解碼電路

有效

• 申請號: 201810149824.3
• 申請日: 2018-02-13
• 公開（公告）號: CN108280039B
• 公開（公告）日: 2021-02-26
• 發明（設計）人: 季翔宇;陳余;陶成
• 申請（專利權）人: 龍迅半導體（合肥）股份有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G06F13/38;G06F13/42
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 張忠魁;王寶筠

本申請提供了一種MIPI C?Phy RX端的輸入信號解碼電路，包括均衡電路模塊、時鐘恢復電路模塊和解碼電路模塊。均衡電路模塊與MIPI的TX端通過三條信號線相連接，用于對信號線上的信號進行采樣，得到第一數據信號、第二數據信號和第三數據信號；時鐘恢復電路用于根據第一數據信號、第二數據信號和第三數據信號解析出工作時鐘信號；解碼電路模塊用于根據第一數據信號、第二數據信號、第三數據信號和工作時鐘信號輸出Flip信號、Rotation信號和Polarity信號，Flip信號、Rotation信號和Polarity信號用于輸出到MIPI的串并轉換電路得到21bit并行數據。通過上述的電路對TX端輸出的信號進行變換，最終得到21bit并行數據，恢復出TX端數據從而使MIPI能夠進行正常的通信。

技術領域

本申請涉及移動通信技術領域，更具體地說，涉及一種MIPI C-Phy RX端的輸入信號解碼電路。

背景技術

MIPI(mobile industry processor interface)是移動行業處理器接口，是MIPI聯盟發起的為移動設備應用的處理器制定的開放標準和規范。C-Phy是MIPI 最新的一種接口協議，不同于MIPI之前的D-Phy、M-Phy使用兩根線組成的差分信號傳輸方式，C-Phy采用三根線傳輸信號，三根線上的電壓不同，得到不同的線上狀態Wire State。TX端會根據需要傳輸的16bit真實數據通過查表映射轉換層21bit數據，21bit包含7個3bit串行字符symbol。如果需要將該7 個symbol傳輸至RX端，需要控制線上狀態進行7次跳變。

在RX端從與其相連接的信號線上接收到信號后，必須對其進行解碼處理才能得到TX端輸出的3bit串行字符，從而使MIPI進行正常的通信。

發明內容

有鑒于此，本申請提供一種MIPI C-Phy RX端的輸入信號解碼電路，用于對MIPI的RX端接收到的輸入信號進行解碼處理，以得到TX端輸出的3bit串行字符，從而進行正常的通信。

為了實現上述目的，現提出的方案如下：

一種MIPI C-Phy RX端的輸入信號解碼電路，包括均衡電路模塊、時鐘恢復電路模塊、解碼電路模塊和串并轉換模塊，其中：

所述均衡電路模塊與MIPI的TX端通過三條信號線相連接，用于對所述信號線上的信號進行采樣，得到第一數據信號、第二數據信號和第三數據信號；

所述時鐘恢復電路模塊用于根據所述第一數據信號、所述第二數據信號和所述第三數據信號解析出工作時鐘信號；

所述解碼電路模塊用于根據所述第一數據信號、所述第二數據信號、所述第三數據信號和所述工作時鐘信號輸出Flip信號、Rotation信號和Polarity 信號；

所述串并轉換模塊用于根據所述Flip信號、所述Rotation信號和所述 Polarity信號輸出3bit串行字符。

可選的，所述均衡電路模塊包括阻值相同的第一電阻、第二電阻和第三電阻，還包括第一運放電路、第二運放電路和第三運放電路，其中：

所述第一電阻的一端、所述第二電阻的一端、所述第三電阻的一端相連接，構成星形電路；

所述第一運放電路的正相輸入端與所述三條信號線中的第一信號線、所述第一電阻的另一端、所述第三運放電路的反相輸入端相連接，所述第一運放電路的反相輸入端與所述三條信號線中的第二信號線相連接，所述第一運放電路的輸出端用于輸出所述第一數據信號；

所述第二運放電路的正相輸入端與所述第二信號線、所述第二電阻的另一端、所述第一運放電路的反相輸入端相連接，所述第二運放電路的反相輸入端與所述三條信號線中的第三信號線相連接，所述第二運放電路的輸出端用于輸出所述第二數據信號；