[發明專利]一種具有含虛柵的復合柵結構的IGBT芯片的制作方法

有效

• 申請號: 201810149749.0
• 申請日: 2018-02-13
• 公開（公告）號: CN108511521B
• 公開（公告）日: 2020-11-10
• 發明（設計）人: 劉國友;朱春林;朱利恒
• 申請（專利權）人: 株洲中車時代半導體有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L21/331
• 代理公司: 北京聿宏知識產權代理有限公司 11372
• 代理人: 吳大建;陳偉

本發明公開了一種具有含虛柵的復合柵結構的IGBT芯片的制作方法，包括：在晶圓基片上刻蝕形成相鄰的第一和第二溝槽，在第二溝槽形成第二溝槽柵極作為虛柵極，然后在形成通過多晶硅相連的第一溝槽柵極和平面柵極。虛柵極位于第一溝槽柵極和平面柵極之間并與其通過氧化層隔離。溝槽柵有源區和平面柵有源區中自下而上分布的N阱區、P阱區、P+摻雜區和N+摻雜擴散區均通過相同的工藝實現。本發明實現平面柵極和溝槽柵極共存于同一芯片，從而大大提升芯片密度，并通過虛柵極懸空或接地的方式有效屏蔽平面柵結構和溝槽柵結構二者間相互干擾，同時優化復合柵的輸入和輸出電容，優化芯片開通速度，以及降低開關損耗。

技術領域

本發明涉及半導體器件制作技術領域，尤其涉及一種具有含虛柵的復合柵結構的IGBT芯片的制作方法。

背景技術

自1980年前后IGBT(Insulated Gate Bipolar Transistor，絕緣柵雙極型晶體管)器件問世以來，由于其既具有雙極晶體管通態壓降低、電流密度大的特點，又具有MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金屬-氧化物半導體場效應晶體管)管輸入阻抗高、響應速度快等特點，被廣泛應用于軌道交通、智能電網、工業變頻及新能源開發等領域。

圖1為現有技術中的具有平面柵結構的IGBT芯片的半元胞的剖面示意圖。如圖1所示，主要包括：晶圓基片101、N阱區102、P阱區103、N+摻雜區104、P+摻雜區105、平面柵極106、柵氧化層107、鈍化層108以及金屬層109。圖1所示的具有平面柵結構的IGBT芯片的主要優點是工藝制作簡單，對設備要求低，而且平面柵耐壓性能好，皮實度高，因而能用于工作環境比較惡劣的場所。但是，由于其溝道區在表面，溝道密度受到芯片表面積大小限制，導致IGBT芯片體內的電導調制效應較弱，導通壓降較高。

圖2為現有技術中的具有溝槽柵結構的IGBT芯片的半元胞的剖面示意圖。如圖2所示，主要包括：晶圓基片201、N阱區202、P阱區203、N+摻雜區204、P+摻雜區205、溝槽柵極206、柵氧化層207、鈍化層208以及金屬層209。為了降低IGBT芯片的導通壓降，采用如圖2所示的溝槽柵結構取代平面柵結構。如圖2所示，通過刻蝕工藝形成溝槽柵，使得溝道進入襯底體內，實現將溝道由橫向轉化為縱向，從而實現一維電流通道，有效消除平面柵溝道中的JFET效應，同時縮小了元胞尺寸，使溝道密度不再受芯片表面積限制，大大提高元胞密度從而大幅度提升芯片電流密度。但是，隨著溝槽柵密度的增加，芯片飽和電流過大，弱化了芯片的短路性能，從而影響了芯片的安全工作區。

圖3為現有技術中的具有陪柵和溝槽柵結構的IGBT芯片的半元胞的剖面示意圖。如圖3所示，主要包括：晶圓基片301、N阱區302、P阱區303、N+摻雜區304、P+摻雜區305、溝槽柵極306、陪柵307、柵氧化層308、鈍化層309以及金屬層310。為了平衡短路性能和電流密度之間的折中關系，采用如圖3所示的陪柵和溝槽柵共存的結構取代如圖2所示的溝槽柵結構。

圖2和圖3中的溝槽柵的底部對IGBT芯片的阻壓能力有一定的限制。其與圖1所示的具有平面柵結構的IGBT芯片相比，在提升IGBT芯片性能的同時也犧牲了平面柵部分耐壓和皮實的性能。

發明內容

針對上述技術問題，本發明提供了一種具有含虛柵的復合柵結構的IGBT芯片的制作方法，包括以下步驟：

在晶圓基片上沉積一層二氧化硅層，所述晶圓基片上劃分為柵極區和有源區；

在所述柵極區的指定位置向下刻蝕，形成相鄰的第一溝槽和第二溝槽；

對所述二氧化硅層未經刻蝕的部分進行刻蝕，以裸露出所述晶圓基片未經刻蝕的表面；

在所述晶圓基片未經刻蝕的表面以及在所述第一溝槽和第二溝槽的側壁和底部形成一層第一氧化層；