[發明專利]襯底結構、半導體封裝結構及其制造方法

有效

• 申請號: 201810149175.7
• 申請日: 2018-02-13
• 公開（公告）號: CN108461406B
• 公開（公告）日: 2021-08-10
• 發明（設計）人: 李育穎
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/13
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 蕭輔寬

1.一種襯底結構，其包括：

載體，其具有第一表面和第二表面；

第一金屬層，其安置于所述載體的所述第一表面上，其中所述第一金屬層包含基底金屬層和導電金屬層，所述基底金屬層安置于所述載體的所述第一表面上，所述導電金屬層安置于所述基底金屬層上；

電路層，其安置于所述第一金屬層的所述導電金屬層上；以及

電介質層，其覆蓋所述電路層，且界定多個開口，以暴露所述電路層的若干部分和所述第一金屬層的若干部分。

2.根據權利要求1所述的襯底結構，其中所述電路層的第一表面從所述電介質層的第一表面凹入。

3.根據權利要求1所述的襯底結構，其中所述電介質層的第二表面的表面粗糙度Ra大于0.15微米(μm)。

4.根據權利要求1所述的襯底結構，其中所述電路層的厚度在10μm到15μm的范圍內，且所述電路層的線寬和線距(L/S)在5μm/5μm到12μm/12μm的范圍內。

5.根據權利要求1所述的襯底結構，其中所述電介質層的所述多個開口的至少一個開口的大小在40μm*40μm到80μm*80μm的范圍內。

6.根據權利要求1所述的襯底結構，其進一步包括安置于所述載體的所述第二表面上的第二金屬層。

7.一種半導體封裝結構，其包括：

電路層；

電介質層，其覆蓋所述電路層的第一表面，且具有第一表面和第二表面，其中所述電介質層界定開口以暴露所述電路層的一部分，且所述開口延伸穿過所述電介質層；

保護層，其安置于所述電介質層的所述第二表面上以覆蓋所述電路層，其中所述保護層界定多個開口，以暴露所述電路層的第二表面的若干部分；

半導體裸片，其通過倒裝芯片接合附接到所述電路層；以及

連接元件，其電連接所述半導體裸片與所述電路層，其中所述連接元件的至少一部分安置于所述電介質層的所述開口中，且從所述電介質層的所述第二表面暴露。

8.根據權利要求7所述的半導體封裝結構，其中所述電路層的所述第二表面從所述電介質層的所述第二表面暴露，且所述電路層并不從所述電介質層的所述第二表面突出。

9.根據權利要求7所述的半導體封裝結構，其中所述連接元件的材料包含錫，所述連接元件的底部部分從所述電介質層的所述第二表面暴露，且所述連接元件的所述底部部分包含金屬間化合物(IMC)。

10.根據權利要求9所述的半導體封裝結構，其中所述金屬間化合物(IMC)包含銅和錫的組合。

11.根據權利要求7所述的半導體封裝結構，其中所述連接元件的表面與所述電介質層的所述第二表面共面，且所述電路層的所述第二表面從所述電介質層的所述第二表面凹入。

12.根據權利要求7所述的半導體封裝結構，其中所述連接元件的表面的表面粗糙度(Ra)大于所述電路層的所述第二表面的表面粗糙度(Ra)。

13.根據權利要求7所述的半導體封裝結構，其中所述保護層接觸所述連接元件的內側表面。

14.根據權利要求7所述的半導體封裝結構，其中所述保護層的材料與所述電介質層的材料相同。

15.根據權利要求7所述的半導體封裝結構，其進一步包括覆蓋所述半導體裸片和所述電介質層的封裝體。

16.根據權利要求7所述的半導體封裝結構，其中所述電介質層的所述第二表面的表面粗糙度(Ra)大于0.15μm。