[發(fā)明專利]柵極切口整合及相關(guān)裝置

有效

• 申請?zhí)枺?/td>: 201810148580.7
• 申請日: 2018-02-13
• 公開（公告）號: CN108493156B
• 公開（公告）日: 2022-06-24
• 發(fā)明（設(shè)計）人: 李慧峰;L·埃克諾米科思
• 申請（專利權(quán)）人: 格芯(美國)集成電路科技有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234
• 代理公司: 北京戈程知識產(chǎn)權(quán)代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種形成半導體裝置的方法，該方法包含：

形成位在襯底上方的硅(Si)鰭；

形成位在該襯底上方的淺溝槽隔離(STI)層，該淺溝槽隔離(STI)層凹陷而曝露出該硅鰭的上部分；

形成垂直于該硅鰭、由該淺溝槽隔離(STI)層所分開、位在該硅鰭的該上部分上且位在該硅鰭間該淺溝槽隔離(STI)層上的多晶硅虛擬柵極電極；

形成位在該多晶硅虛擬柵極電極上方的硬掩膜；

穿過該硬掩膜與該多晶硅虛擬柵極電極進行蝕刻而在一些該硅鰭間形成凹穴；

使該凹穴的側(cè)邊上受曝露的多晶硅及留在該凹穴其中一或多者的底端處的任何殘余多晶硅氧化；

以氮化硅(SiN)填充該凹穴；

移除該多晶硅虛擬柵極電極；以及

在藉由移除該多晶硅虛擬柵極電極所形成的空間中形成取代金屬柵極電極(RMG)。

2.如權(quán)利要求1所述的方法，進一步包含：

在形成該多晶硅虛擬柵極電極前，先形成位在該硅鰭的該上部分上方的柵極氧化物襯墊。

3.如權(quán)利要求1所述的方法，包含藉由反應(yīng)性離子蝕刻(RIE)穿過該硬掩膜與該多晶硅虛擬柵極電極進行蝕刻。

4.如權(quán)利要求1所述的方法，進一步包含：

利用以SiN填充該凹穴而在該硬掩膜上方并行地形成SiN層。

5.如權(quán)利要求4所述的方法，包含：

藉由原子層沉積(ALD)形成該SiN層并且以SiN填充該凹穴。

6.如權(quán)利要求4所述的方法，進一步包含：

在該硬掩膜上方所形成的該SiN層上方形成二氧化硅(SiO₂)層。

7.如權(quán)利要求6所述的方法，包含藉由高密度等離子(HDP)沉積來形成該SiO₂層。

8.如權(quán)利要求6所述的方法，進一步包含：

平坦化該SiO₂層及該硬掩膜與該SiN層的一部分。

9.如權(quán)利要求8所述的方法，包含藉由化學機械拋光(CMP)來平坦化該SiO₂層及該硬掩膜與該SiN層的該部分。

10.如權(quán)利要求8所述的方法，進一步包含：

蝕刻該硬掩膜與該SiN層，使該多晶硅虛擬柵極電極的上表面曝露。

11.如權(quán)利要求10所述的方法，進一步包含：

在移除該多晶硅虛擬柵極電極后，于該襯底上方形成氧化物；以及

在清理后，移除該氧化物。

12.如權(quán)利要求11所述的方法，進一步包含：

在形成該RMG前，先在該硅鰭上方沉積高k介電質(zhì)。

13.一種形成半導體裝置的方法，該方法包含：

形成位在襯底上方的硅(Si)鰭；

在該硅鰭上方形成多晶硅虛擬柵極電極；

藉由穿過該多晶硅虛擬柵極電極進行蝕刻來形成柵極切口，而在一些該硅鰭間形成凹穴；

使該凹穴的側(cè)邊上受曝露的多晶硅及留在該凹穴其中一或多者的底端處的任何殘余多晶硅氧化；

以氮化物填充該凹穴；

移除該多晶硅虛擬柵極電極；以及

在藉由移除該多晶硅虛擬柵極電極所形成的空間中形成取代金屬柵極電極(RMG)。

14.如權(quán)利要求13所述的方法，進一步包含：

在形成該多晶硅虛擬柵極電極前，先形成位在該硅鰭的上部分上方的柵極氧化物襯墊。

15.如權(quán)利要求13所述的方法，進一步包含：

形成位在該多晶硅虛擬柵極電極上方的硬掩膜。