[發明專利]嵌入式多管芯互連橋在審
| 申請號: | 201810148363.8 | 申請日: | 2018-02-13 |
| 公開(公告)號: | CN108573954A | 公開(公告)日: | 2018-09-25 |
| 發明(設計)人: | A·孫達拉姆 | 申請(專利權)人: | 英特爾公司 |
| 主分類號: | H01L23/538 | 分類號: | H01L23/538;H01L21/768 |
| 代理公司: | 永新專利商標代理有限公司 72002 | 代理人: | 林金朝;王英 |
| 地址: | 美國加*** | 國省代碼: | 美國;US |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 第一層 電氣地 耦合到 管芯 基底元件 第二管 互連橋 二維電子氣體 第二材料 第一材料 耦合 多管芯 嵌入式 互連 通信 | ||
1.一種用于通信地耦合電子封裝的兩個或更多個管芯的互連橋,所述互連橋包括:
基底元件,其包括第一材料,其中所述基底元件能夠附接到被配置成支撐第一管芯和第二管芯的襯底;
第一層,其附接到所述基底元件,其中所述第一層包括第二材料;
第二層,其布置在所述第一層上,其中所述第二層包括第三材料;
二維電子氣體(2DEG),其位于所述第一層和所述第二層之間;
第一接觸部,其布置在所述2DEG的第一側中,所述第一接觸部適于電氣地耦合到所述第一管芯;以及
第二接觸部,其在離所述第一接觸部的一定距離處布置在所述2DEG的第二側中,所述第二接觸部適于電氣地耦合到所述第二管芯,其中所述第一接觸部通過所述2DEG電氣地耦合到所述第二接觸部。
2.如權利要求1所述的互連橋,其中所述第二材料包括第一晶格參數而所述第三材料包括第二晶格參數,并且所述2DEG基于不同于所述第二晶格參數的所述第一晶格參數而由在所述第一層和所述第二層之間的異質結形成。
3.如權利要求1所述的互連橋,其中所述第二材料和所述第三材料是半導電材料。
4.如權利要求1所述的互連橋,其中所述第一材料、第二材料和第三材料是外延材料。
5.如權利要求1所述的互連橋,其中所述第一層和所述第二層中的至少一個摻雜有多個電荷載流子。
6.如權利要求1所述的互連橋,其中所述第一層由GaN和GaAs中的至少一個構成。
7.如權利要求1所述的互連橋,其中所述第二層由AlGaN和AlGaAs中的至少一個構成。
8.如權利要求1所述的互連橋,還包括布置在所述2DEG中并且在所述第一接觸部和所述第二接觸部之間的第三接觸部,其中所述第三接觸部被配置為場效應晶體管柵極。
9.如權利要求8所述的互連橋,其中所述柵極將與所述第一管芯和所述第二管芯中的至少一個電氣地通信。
10.一種用互連橋將第一管芯通信地耦合到第二管芯的方法,所述方法包括:
將第一層布置在基底元件上,其中所述基底元件是第一材料而所述第一層是不同于所述第一材料的第二材料;
將第二層布置在所述第一層上,其中所述第二層包括不同于所述第二材料的第三材料,并且所述第二材料的晶格參數不同于所述第三材料的晶格參數以形成所述第一層和所述第二層之間的二維電子氣體(2DEG);
在所述2DEG的第一側中形成第一接觸部,所述第一接觸部適于電氣地耦合到第一管芯;以及
在所述2DEG的第二側中形成第二接觸部,所述第二接觸部適于電氣地耦合到第二管芯。
11.如權利要求10所述的方法,還包括形成所述第一層和所述第二層之間的異質結以基于不同于所述第二晶格參數的第一晶格參數而形成所述2DEG。
12.如權利要求10所述的方法,其中將所述第一層布置在所述基底元件上包括將半導電材料布置在所述基底元件上,并且將所述第二層布置在所述第一層上包括將不同的半導電材料布置在所述第一層上。
13.如權利要求10所述的方法,其中將所述第一層布置在所述基底元件上包括將外延材料布置在所述基底元件上,并且將所述第二層布置在所述第一層上包括將不同的外延材料布置在所述第一層上。
14.如權利要求10所述的方法,還包括用多個電荷載流子摻雜所述第一層和所述第二層中的至少一個。
15.如權利要求10所述的方法,其中將所述第一層布置在所述基底元件上包括將GaN和GaAs中的至少一個布置在所述基底元件上。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于英特爾公司,未經英特爾公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810148363.8/1.html,轉載請聲明來源鉆瓜專利網。





