[發(fā)明專利]供電電路、電路板以及虛擬數(shù)字幣挖礦機(jī)

有效

• 申請(qǐng)?zhí)枺?/td>: 201810148048.5
• 申請(qǐng)日: 2018-02-13
• 公開（公告）號(hào): CN108415320B
• 公開（公告）日: 2021-06-29
• 發(fā)明（設(shè)計(jì)）人: 巫躍鳳;楊作興;高陽(yáng);郭海豐;劉子熹;羅應(yīng)華
• 申請(qǐng)（專利權(quán)）人: 深圳比特微電子科技有限公司
• 主分類號(hào): G05B19/042
• 分類號(hào): G05B19/042
• 代理公司: 北京市振邦律師事務(wù)所 11389
• 代理人: 李朝輝

1.一種供電電路，其特征在于，包括N層待供電的運(yùn)算芯片，所述N層待供電的運(yùn)算芯片串聯(lián)在供電端與地之間，其中，N≥2且N為整數(shù)；

每層具有1個(gè)以上的運(yùn)算芯片；每個(gè)運(yùn)算芯片的核心電壓來(lái)自串聯(lián)供電，I/O電壓及PLL鎖相環(huán)電壓由輔助電源電路供給；

串聯(lián)供電是指第1層運(yùn)算芯片的核心電壓的輸入端連接所述供電端，第1層運(yùn)算芯片的地連接到下一層運(yùn)算芯片的核心電壓的輸入端，直到第N層運(yùn)算芯片連接到地；

至少一層運(yùn)算芯片的輔助電源電路輸入連接到其它層的運(yùn)算芯片的核心電壓的輸入端；

所述輔助電源電路由降壓電路構(gòu)成，包括低壓差線性穩(wěn)壓器LDO和/或DC/DC電源產(chǎn)生電路，所述輔助電源電路將電壓降壓后供給運(yùn)算芯片的I/O電壓及PLL鎖相環(huán)電壓。

2.根據(jù)權(quán)利要求1所述的供電電路，其特征在于，供給運(yùn)算芯片的I/O電壓及PLL鎖相環(huán)電壓的分別為1.8V及0.9V。

3.根據(jù)權(quán)利要求1所述的供電電路，其特征在于，第n層運(yùn)算芯片的輔助電源電路連接到第n-i層運(yùn)算芯片的核心電壓的輸入端；其中，1≤n≤N；i＜n，i和n都為整數(shù)。

4.根據(jù)權(quán)利要求3所述的供電電路，其特征在于，其中i和n的取值分別為：i＜5，n≥5。

5.根據(jù)權(quán)利要求3或4所述的供電電路，其特征在于，所述第1層到第i層運(yùn)算芯片的輔助電源電路的供電由第1層運(yùn)算芯片的核心電壓的輸入端即供電端經(jīng)過(guò)升壓電路后提供。

6.根據(jù)權(quán)利要求1所述的供電電路，其特征在于，第1層到第i層運(yùn)算芯片的輔助電源電路的供電由第1層運(yùn)算芯片的核心電壓的輸入端即供電端經(jīng)過(guò)升壓電路后提供，第i+1層到第N層運(yùn)算芯片的輔助電源電路的供電由第1層運(yùn)算芯片的核心電壓的輸入端即供電端直接提供，其中，1＜i＜5。

7.根據(jù)權(quán)利要求1-4，6任一項(xiàng)所述的供電電路，其特征在于，每層運(yùn)算芯片的輔助電源電路輸入的走線交叉處貼有0歐姆貼片電阻。

8.根據(jù)權(quán)利要求5所述的供電電路，其特征在于，每層運(yùn)算芯片的輔助電源電路輸入的走線交叉處貼有0歐姆貼片電阻。

9.根據(jù)權(quán)利要求1-4，6任一項(xiàng)所述的供電電路，其特征在于，所述運(yùn)算芯片與其核心電壓以及輔助電源電路封裝為一體。

10.根據(jù)權(quán)利要求5所述的供電電路，其特征在于，所述運(yùn)算芯片與其核心電壓以及輔助電源電路封裝為一體。

11.一種電路板，其特征在于，所述電路板的基板為鋁基板，所述電路板上包括如權(quán)利要求1-10任一項(xiàng)所述的供電電路。

12.一種虛擬數(shù)字幣挖礦機(jī)，其特征在于，包括機(jī)箱、位于機(jī)箱內(nèi)部的控制板以及與控制板連接的如權(quán)利要求11所述的電路板。