[發(fā)明專利]一種網(wǎng)絡(luò)模型的計(jì)算方法及裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201810147747.8
• 申請(qǐng)日: 2018-02-12
• 公開（公告）號(hào): CN110147249B
• 公開（公告）日: 2021-02-09
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 上海寒武紀(jì)信息科技有限公司
• 主分類號(hào): G06F9/302
• 分類號(hào): G06F9/302;G06N3/063
• 代理公司: 廣州三環(huán)專利商標(biāo)代理有限公司 44202
• 代理人: 郝傳鑫;熊永強(qiáng)

本公開提供了一種網(wǎng)絡(luò)模型的計(jì)算方法及裝置，所述計(jì)算裝置用于執(zhí)行網(wǎng)絡(luò)模型的計(jì)算，所述網(wǎng)絡(luò)模型包括：神經(jīng)網(wǎng)絡(luò)模型和/或非神經(jīng)網(wǎng)絡(luò)模型；所述計(jì)算裝置包括：運(yùn)算單元、控制器單元以及存儲(chǔ)單元，所述存儲(chǔ)單元包括：數(shù)據(jù)輸入輸出單元，所述運(yùn)算單元包括：一個(gè)主處理電路以及多個(gè)從處理電路，所述主處理電路與多個(gè)從處理電路連接。本申請(qǐng)?zhí)峁┑募夹g(shù)方案具有計(jì)算速度快，功耗低的優(yōu)點(diǎn)。

技術(shù)領(lǐng)域

本申請(qǐng)涉及信息處理技術(shù)領(lǐng)域，具體涉及一種網(wǎng)絡(luò)模型的計(jì)算方法及裝置。

背景技術(shù)

隨著信息技術(shù)的不斷發(fā)展和人們?nèi)找嬖鲩L(zhǎng)的需求，人們對(duì)信息及時(shí)性的要求越來(lái)越高了。目前，終端對(duì)信息的獲取以及處理均是基于通用處理器獲得的。

在實(shí)踐中發(fā)現(xiàn)，這種基于通用處理器運(yùn)行軟件程序來(lái)處理信息的方式，受限于通用處理器的運(yùn)行速率，特別是在通用處理器負(fù)荷較大的情況下，信息處理效率較低、時(shí)延較大，對(duì)于信息處理的計(jì)算模型例如訓(xùn)練模型來(lái)說(shuō)，訓(xùn)練運(yùn)算的計(jì)算量更大，通用的處理器完成訓(xùn)練運(yùn)算的時(shí)間長(zhǎng)，效率低。

發(fā)明內(nèi)容

本申請(qǐng)實(shí)施例提供了一種神經(jīng)網(wǎng)絡(luò)訓(xùn)練方法及相關(guān)產(chǎn)品，可提升訓(xùn)練運(yùn)算的處理速度，提高效率。

第一方面，提供一種計(jì)算裝置，所述計(jì)算裝置用于執(zhí)行網(wǎng)絡(luò)模型的計(jì)算，所述網(wǎng)絡(luò)模型包括：神經(jīng)網(wǎng)絡(luò)模型和/或非神經(jīng)網(wǎng)絡(luò)模型；所述計(jì)算裝置包括：運(yùn)算單元、控制器單元以及存儲(chǔ)單元，所述存儲(chǔ)單元包括：數(shù)據(jù)輸入輸出單元，所述運(yùn)算單元包括：一個(gè)主處理電路以及多個(gè)從處理電路，所述主處理電路與多個(gè)從處理電路連接；

所述數(shù)據(jù)輸入輸出單元，用于獲取計(jì)算數(shù)據(jù)、網(wǎng)絡(luò)模型以及計(jì)算指令，所述計(jì)算數(shù)據(jù)包括：輸入數(shù)據(jù)和權(quán)值數(shù)據(jù)；

所述控制器單元，用于從存儲(chǔ)單元獲取計(jì)算指令，將該計(jì)算指令、計(jì)算數(shù)據(jù)發(fā)送給所述主處理電路；

所述主處理電路，用于將計(jì)算數(shù)據(jù)中的輸入數(shù)據(jù)或權(quán)值數(shù)據(jù)中的一個(gè)數(shù)據(jù)作為分發(fā)數(shù)據(jù)分配成多個(gè)分發(fā)數(shù)據(jù)塊，將該多個(gè)分發(fā)數(shù)據(jù)塊分發(fā)給所述多個(gè)從處理電路，解析該計(jì)算指令得到多個(gè)運(yùn)算指令，將該多個(gè)運(yùn)算指令中至少一個(gè)運(yùn)算指令分發(fā)給所述多個(gè)從處理電路，將所述廣播數(shù)據(jù)轉(zhuǎn)發(fā)給所述多個(gè)從處理電路，所述廣播數(shù)據(jù)為所述計(jì)算數(shù)據(jù)的輸入數(shù)據(jù)或權(quán)值數(shù)據(jù)中的另一個(gè)數(shù)據(jù)；

所述多個(gè)從處理電路，用于依據(jù)接收到的運(yùn)算指令對(duì)接收到的數(shù)據(jù)執(zhí)行運(yùn)算得到中間結(jié)果，將該中間結(jié)果發(fā)送至所述主處理電路；

所述主處理電路，用于將多個(gè)從處理電路發(fā)送的中間結(jié)果進(jìn)行處理得到該計(jì)算指令的結(jié)果，將該計(jì)算指令的結(jié)果發(fā)送給所述控制器單元。

第二方面，提供一種網(wǎng)絡(luò)模型的計(jì)算方法，所述方法由計(jì)算裝置執(zhí)行，所述網(wǎng)絡(luò)模型包括：神經(jīng)網(wǎng)絡(luò)模型和/或非神經(jīng)網(wǎng)絡(luò)模型；所述計(jì)算裝置包括：運(yùn)算單元、控制器單元以及存儲(chǔ)單元，所述存儲(chǔ)單元包括：數(shù)據(jù)輸入輸出單元，所述運(yùn)算單元包括：一個(gè)主處理電路以及多個(gè)從處理電路，所述主處理電路與多個(gè)從處理電路連接；

所述數(shù)據(jù)輸入輸出單元獲取計(jì)算數(shù)據(jù)、網(wǎng)絡(luò)模型以及計(jì)算指令，所述計(jì)算數(shù)據(jù)包括：輸入數(shù)據(jù)和權(quán)值數(shù)據(jù)；

所述控制器單元從存儲(chǔ)單元獲取計(jì)算指令，將該計(jì)算指令、計(jì)算數(shù)據(jù)發(fā)送給所述主處理電路；

所述主處理電路將計(jì)算數(shù)據(jù)中的輸入數(shù)據(jù)或權(quán)值數(shù)據(jù)中的一個(gè)數(shù)據(jù)作為分發(fā)數(shù)據(jù)分配成多個(gè)分發(fā)數(shù)據(jù)塊，將該多個(gè)分發(fā)數(shù)據(jù)塊分發(fā)給所述多個(gè)從處理電路，解析該計(jì)算指令得到多個(gè)運(yùn)算指令，將該多個(gè)運(yùn)算指令中至少一個(gè)運(yùn)算指令分發(fā)給所述多個(gè)從處理電路，將所述廣播數(shù)據(jù)轉(zhuǎn)發(fā)給所述多個(gè)從處理電路，所述廣播數(shù)據(jù)為所述計(jì)算數(shù)據(jù)的輸入數(shù)據(jù)或權(quán)值數(shù)據(jù)中的另一個(gè)數(shù)據(jù)；

所述多個(gè)從處理電路依據(jù)接收到的運(yùn)算指令對(duì)接收到的數(shù)據(jù)執(zhí)行運(yùn)算得到中間結(jié)果，將該中間結(jié)果發(fā)送至所述主處理電路；

所述主處理電路將多個(gè)從處理電路發(fā)送的中間結(jié)果進(jìn)行處理得到該計(jì)算指令的結(jié)果，將該計(jì)算指令的結(jié)果發(fā)送給所述控制器單元。