[發明專利]瞬態電壓抑制器及其制造方法

有效

• 申請號: 201810146821.4
• 申請日: 2018-02-12
• 公開（公告）號: CN108198813B
• 公開（公告）日: 2023-05-16
• 發明（設計）人: 周源;郭艷華;李明宇;張欣慰
• 申請（專利權）人: 北京燕東微電子有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 北京成創同維知識產權代理有限公司 11449
• 代理人: 蔡純;張靖琳

1.一種瞬態電壓抑制器，其中，包括：

第一摻雜類型的半導體襯底，所述半導體襯底作為第二電極引出；

第一摻雜類型的第二外延層，設置于所述半導體襯底的第一表面之上；

第二摻雜類型的第一埋層，從所述半導體襯底的第一表面向所述半導體襯底內延伸，所述第一埋層包括第一部分和第二部分；

第一摻雜類型的第二埋層，包括第一部分和第二部分，所述第二埋層的第一部分從所述半導體襯底的第一表面向所述半導體襯底內延伸，并位于所述第一埋層的第一部分和第二部分之間；所述第二埋層的第二部分從所述第一埋層的第一部分向所述第一埋層內延伸；

第二摻雜類型的第一隔離區，所述第一隔離區從所述第二外延層的上表面向所述第二外延層內延伸，所述第一隔離區的一部分與所述第一埋層的第一部分相連以在所述第二外延層內限定出第一隔離島，所述第一隔離區的另一部分與所述第一埋層的第二部分相連以在所述第二外延層內限定出第二隔離島；

第一摻雜類型的第二隔離區，所述第二隔離區從所述第二外延層的上表面向所述第二外延層內延伸，所述第二隔離區的一部分與所述第二埋層的第二部分相連以在所述第一隔離島內限定出所述第二外延層的第三隔離島，所述第二隔離區的另一部分與所述第二埋層的第一部分相連；

第二摻雜類型的第一阱區，所述第一阱區包括第一部分和第二部分，所述第一阱區的第一部分從所述第二外延層的上表面向所述第三隔離島內延伸，所述第一阱區的第二部分從所述第二外延層的上表面向所述第二外延層內延伸并通過所述第一隔離區將所述第一埋層的第一部分和所述第一埋層的第二部分電相連，所述第一阱區的第二部分與所述第二隔離區的第二部分接觸；以及

第一摻雜類型的第二阱區，從所述第二外延層的上表面延伸至所述第二隔離島內，所述第二阱區與所述第一阱區的第一部分電相連并作為第一電極引出。

2.根據權利要求1所述的瞬態電壓抑制器，其中，所述第二隔離區沿所述第一隔離島和所述第一隔離區之間的接觸面從所述第二外延層的上表面向所述第二外延層內延伸以形成所述第三隔離島。

3.根據權利要求1所述的瞬態電壓抑制器，其中，所述瞬態電壓抑制器還包括金屬層，

所述金屬層設置于所述半導體襯底的第二表面，所述半導體襯底的所述第一表面和所述第二表面彼此相對。

4.根據權利要求1所述的瞬態電壓抑制器，其中，所述瞬態電壓抑制器還包括：

絕緣層，位于所述第二外延層的上表面，并在所述第一阱區的第一部分、所述第二阱區的對應位置處設有接觸孔；

電極引線，通過所述接觸孔將所述第一阱區的第一部分和第二阱區電相連以引出所述第一電極。

5.根據權利要求1所述的瞬態電壓抑制器，其中，所述半導體襯底的第一表面預先生長有第一摻雜類型的第一外延層，所述第一外延層作為犧牲層。

6.根據權利要求5所述的瞬態電壓抑制器，其中，所述半導體襯底的電阻率小于0.02Ω·cm，所述第一外延層的電阻率不小于0.1Ω·cm。

7.根據權利要求5所述的瞬態電壓抑制器，其中，所述第二外延層的摻雜濃度小于所述第一外延層的摻雜濃度。

8.根據權利要求5所述的瞬態電壓抑制器，其中，所述第一外延層的厚度不小于3μm，所述第二外延層的厚度不小于5μm。

9.根據權利要求1所述的瞬態電壓抑制器，其中，所述第一埋層的注入劑量不小于E14cm^-2數量級，所述第二埋層的摻雜濃度不小于E19cm^-3數量級，所述第一隔離區的摻雜濃度不小于E18cm^-3數量級，所述第二隔離區的摻雜濃度不小于E18cm^-3數量級，所述第一阱區的摻雜濃度不小于E19cm^-3數量級，所述第二阱區的注入劑量不小于E14cm^-2數量級。