[發明專利]磁性薄膜電感器結構

在審

• 申請號: 201810146596.4
• 申請日: 2018-02-12
• 公開（公告）號: CN108428793A
• 公開（公告）日: 2018-08-21
• 發明（設計）人: 艾倫羅斯;艾力克蘇寧;保羅拉努奇
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L49/02
• 分類號: H01L49/02;H01F27/24;H01F27/28
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

本發明實施例公開包含一種或多種磁性薄膜(MTF)材料的各種磁性薄膜電感器結構。在運作期間，電場穿過一個或多個導電線圈，此繼而產生磁場，進而在這些磁性薄膜電感器結構內存儲能量。在這些磁性薄膜電感器結構內的磁性薄膜(MTF)材料有效地吸引此磁場的磁通量線。結果，相較于不具有所述一種或多種磁性薄膜材料的其他電感器結構產生的磁場所導致的磁泄漏，由這些磁性薄膜電感器結構產生的磁場所導致的任何朝向周圍電裝置、機械裝置及/或電機械裝置的磁泄漏減少。

技術領域

本發明實施例涉及一種磁性薄膜電感器結構。

背景技術

半導體制作工藝的不斷發展已使得制造商及設計者能夠創造更小且更強大的電子裝置。半導體裝置制作已由1971年左右達到的10微米半導體制作工藝發展到2012年左右達到的22納米半導體制作工藝。預期半導體裝置制作將在2019左右進一步發展到5納米半導體制作工藝。隨著半導體制作工藝的每次進展，集成電路的組件已變得更小以使得能夠在半導體襯底上制作更多組件。然而，隨著半導體制作工藝的每次進展，在創造集成電路方面已發現了新的挑戰。

一種此類挑戰涉及以更新的半導體工藝技術來制作電感器。對于半導體制作工藝的每次更新的進展而言，電感器的制造商及設計者在半導體襯底上具有更少的可用襯底面積來制作電感器。這些制造商及設計者已開始探索適用于新的半導體工藝技術的其他方法，以構建與以較傳統的半導體工藝技術構建的電感器類似的方式運作而不犧牲其集成電路的性能的電感器。

發明內容

本發明實施例的一種磁性薄膜電感器結構包括：磁性薄膜芯體結構，包括磁性薄膜芯體、第一磁性薄膜芯體延伸及第二磁性薄膜芯體延伸，所述第一磁性薄膜芯體延伸及所述第二磁性薄膜芯體延伸位于所述磁性薄膜芯體的周邊周圍；以及導電線圈，圍繞所述磁性薄膜芯體纏繞，以形成所述磁性薄膜電感器結構的一個或多個線圈。

本發明實施例的一種磁性薄膜電感器結構包括：彼此電連接且機械連接的多個磁性薄膜芯體結構，所述多個磁性薄膜芯體結構包括多個磁性薄膜芯體、多個第一磁性薄膜芯體延伸以及多個第二磁性薄膜芯體延伸，所述多個第一磁性薄膜芯體延伸及所述多個第二磁性薄膜芯體延伸位于所述多個磁性薄膜芯體中的對應磁性薄膜芯體的周邊周圍；以及導電線圈，圍繞所述多個磁性薄膜芯體中的至少一個磁性薄膜芯體纏繞，以形成所述磁性薄膜電感器結構的一個或多個線圈。

本發明實施例的一種磁性薄膜電感器結構包括：磁性薄膜芯體結構，包括磁性薄膜芯體、第一磁性薄膜芯體延伸及第二磁性薄膜芯體延伸；以及導電線圈，圍繞所述磁性薄膜芯體纏繞，以形成所述磁性薄膜電感器結構的一個或多個線圈，其中所述第一磁性薄膜芯體延伸及所述第二磁性薄膜芯體延伸被配置成吸引磁場的多條磁通量線，所述磁場是通過使電流穿過所述導電線圈而產生。

附圖說明

在閱讀附圖時，本發明實施例的各方面將通過以下具體實施方式被最好地理解。應注意，根據本行業中的標準慣例，各種特征未按比例繪制。實際上，為論述清晰起見，各種特征的尺寸可被任意增加或減少。

圖1A根據本發明示例性實施例繪示第一示例性磁性薄膜電感器結構的三維表示圖；且/或中間介電區114可被表征為被空氣填充。

圖1B根據本發明示例性實施例繪示第一示例性磁性薄膜電感器結構的運作的俯視圖。

圖1C根據本發明示例性實施例繪示第一示例性磁性薄膜電感器結構的第一示例性實施的三維表示圖。

圖1D及圖1E根據本發明示例性實施例分別繪示第一示例性磁性薄膜電感器結構的第二示例性實施及第三示例性實施的三維表示圖。

圖2A根據本發明示例性實施例繪示第二示例性磁性薄膜電感器結構的三維表示圖。

圖2B根據本發明示例性實施例繪示第二示例性磁性薄膜電感器結構的運作。