[發明專利]半導體器件及其形成方法

有效

• 申請號: 201810145438.7
• 申請日: 2018-02-12
• 公開（公告）號: CN110164767B
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術研發(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/8234
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導體器件及其形成方法，方法包括：提供基底，基底具有第一區，基底上具有第一鰭部和第一偽柵極結構，第一偽柵極結構包括第一偽柵極層；在基底上形成覆蓋第一偽柵極結構側壁表面的介質層；去除第一偽柵極層，在介質層中形成第一柵開口；在第一柵開口底部形成界面層；在第一柵開口的側壁和底部形成位于界面層上的柵介質層；在柵介質層上形成犧牲層，犧牲層頂部表面低于第一鰭部頂部表面，犧牲層暴露出第一鰭部頂部和部分側壁表面的柵介質層；對犧牲層暴露出的柵介質層下方的界面層進行退火處理，使未被犧牲層覆蓋的部分界面層厚度增加；至后去除犧牲層；之后在柵介質層表面形成填充滿第一柵開口的柵電極層。所述方法提高了半導體器件的性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體器件及其形成方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件朝著更高的元件密度，以及更高的集成度的方向發展。器件作為最基本的半導體器件，目前正被廣泛應用，傳統的平面器件對溝道電流的控制能力變弱，產生短溝道效應而導致漏電流，最終影響半導體器件的電學性能。

為了克服器件的短溝道效應，抑制漏電流，現有技術提出了鰭式場效應晶體管(Fin FET)，鰭式場效應晶體管是一種常見的多柵器件，鰭式場效應晶體管的結構包括：位于半導體襯底表面的鰭部和隔離層，所述隔離層覆蓋部分所述鰭部的側壁，且隔離層表面低于鰭部頂部；位于隔離層表面，以及鰭部的頂部和側壁表面的柵極結構；位于所述柵極結構兩側的鰭部內的源區和漏區。

然而，現有的半導體器件的形成方法所形成半導體器件性能較差。

發明內容

本發明解決的技術問題是提供一種半導體器件及其形成方法，能夠優化半導體器件的性能。

為解決上述技術問題，本發明提供一種半導體器件的形成方法，包括：提供基底，所述基底具有第一區，所述基底上具有第一鰭部和第一偽柵極結構，所述第一偽柵極結構橫跨第一鰭部，覆蓋第一鰭部部分頂部表面和部分側壁表面，所述第一偽柵極結構包括第一偽柵極層；在所述基底、第一鰭部和第一偽柵極結構上形成介質層，所述介質層覆蓋所述第一偽柵極結構側壁表面；去除所述第一偽柵極層，在介質層中形成第一柵開口；在第一柵開口底部形成界面層；在第一柵開口的側壁和底部形成位于界面層上的柵介質層；在柵介質層上形成犧牲層，所述犧牲層頂部表面低于第一鰭部頂部表面，所述犧牲層覆蓋第一鰭部側壁的部分柵介質層表面，暴露出所述第一鰭部頂部和部分側壁表面的柵介質層；對犧牲層暴露出的柵介質層下方的界面層進行退火處理，使所述未被犧牲層覆蓋的部分界面層厚度增加；退火處理后，去除所述犧牲層；去除所述犧牲層后，在所述柵介質層表面形成柵電極層，所述柵電極層填充滿所述第一柵開口。

可選的，去除所述犧牲層后，形成柵電極層前，還包括：在所述柵介質層表面形成功函數層。

可選的，所述界面層的材料包括氧化硅；形成所述界面層的工藝包括濕法氧化工藝。

可選的，所述濕法氧化工藝的參數包括：采用的溶液為臭氧溶液，所述臭氧溶液的濃度為20ppm～1000ppm，溫度為25攝氏度～200攝氏度，時間為30秒～200秒。

可選的，所述界面層厚度為8埃～15埃。

可選的，所述退火處理的參數包括：采用的氣體包括氧氣，氧氣濃度為0～1000ppm，溫度為800攝氏度～1050攝氏度。

可選的，還包括：形成柵介質層后，形成所述犧牲層前，在所述第一柵開口的側壁和底部以及介質層上形成位于柵介質層表面的覆蓋層。

可選的，所述覆蓋層的材料包括TiN或TaN。

可選的，所述犧牲層的形成方法包括：形成覆蓋層后，在覆蓋層表面形成初始犧牲層；去除第一鰭部頂部表面和部分側壁表面的初始犧牲層，形成犧牲層，所述犧牲層頂部低于第一鰭部的頂部表面，所述犧牲層暴露出第一鰭部頂部表面和部分側壁表面的柵介質層。