[發明專利]射頻集成工藝容差與電性能耦合特性的建模與封裝方法有效
| 申請號： | 201810140485.2 | 申請日： | 2018-02-11 |
| 公開（公告）號： | CN108345749B | 公開（公告）日： | 2021-06-15 |
| 發明（設計）人： | 張晏銘;李陽陽 | 申請（專利權）人： | 中國電子科技集團公司第二十九研究所 |
| 主分類號： | G06F30/398 | 分類號： | G06F30/398;G06F113/18 |
| 代理公司： | 成都九鼎天元知識產權代理有限公司 51214 | 代理人： | 項霞 |
| 地址： | 610036 四川*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 射頻 集成 工藝 性能 耦合 特性 建模 封裝 方法 | ||
1.射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，包括如下步驟：
步驟一：通過基于測量或經驗證的仿真獲取建模樣本數據集，樣本覆蓋工藝容差范圍；
步驟二：對步驟一獲取的樣本數據集進行數據預處理，分離出頻率數據、工藝容差參數、電性能參數，形成對應的輸入輸出訓練集，其中頻率數據和工藝容差參數作為模型的輸入激勵，輸出為電性能參數；
步驟三：進行神經網絡訓練建模，每個神經網絡分別輸出一類參數，由若干個訓練完成的神經網絡構成工藝容差電性能數學模型，并輸出保存神經網絡的結構參數和系數；
步驟四：將所建神經網絡中用于計算模型輸出的各參數值進行編碼封裝，得到模型參數文件；
步驟五：建立對應于建模算法的模型結構文件；
步驟六：將模型結構文件編譯生成供仿真軟件調用的程序接口文件，即得仿真模型包。
2.如權利要求1所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，步驟二中，還對各維度參數進行線性歸一化處理。
3.如權利要求1所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，步驟四所述的模型參數文件包含模型共性參數、模型個性參數。
4.如權利要求1所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，模型結構文件包含與步驟三建模算法對應結構類型的模型算法模塊、與步驟四編碼方式對應的解碼模塊、插值算法模塊，適配仿真信號流的必要的信號處理接口。
5.如權利要求1所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，模型參數文件里加入了文件校驗碼。
6.如權利要求1所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，步驟四是采用二進制格式進行封裝。
7.如權利要求1所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，步驟二具體為：經過數據預處理模塊分離出頻率數據、工藝容差參數、電性能參數，其中頻率和工藝容差參數作為模型的輸入激勵，輸出響應為工藝IP模型的電性能參數，形成逐一嚴格對應的格式化輸入輸出樣本集。
8.如權利要求4所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，插值算法模塊采用的計算公式為：
其中，S(x,y)為插值預測值，Sn通過步驟三中算法模型N直接計算得出的電性能參數，Wn為反距離權重，其計算公式為：
其中，x、y是各維度對應的工藝參數容差；dn(x，y)表示預測點(x,y)到相鄰點(xn,yn)的距離，即預測點與樣本點之間的歐式距離，p為指數值，Nδ表示參與插值的相鄰樣本點數，Nδ＝2D，D表示工藝參數維數。
9.如權利要求8所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，p的取值為1或2。
10.如權利要求1所述的射頻集成工藝容差與電性能耦合特性的建模與封裝方法，其特征在于，步驟三中采用采用BP神經網絡作為算法模型進行訓練建模。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于中國電子科技集團公司第二十九研究所，未經中國電子科技集團公司第二十九研究所許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810140485.2/1.html，轉載請聲明來源鉆瓜專利網。
