[發明專利]采樣網絡電路及采樣芯片

有效

• 申請號: 201810130647.4
• 申請日: 2018-02-08
• 公開（公告）號: CN108270444B
• 公開（公告）日: 2021-10-29
• 發明（設計）人: 李丹;張輝;王海軍;富浩宇;陳正;李琪林;高遠;魏亮;朱腓力
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12;H03M1/46
• 代理公司: 上海弼興律師事務所 31283
• 代理人: 薛琦;張冉

本發明公開了一種采樣網絡電路及采樣芯片，其中所述采樣網絡電路包括輸入開關管，所述采樣網絡電路還包括第一開關，所述輸入開關管的襯底通過所述第一開關接收第一固定電壓；在保持階段，所述第一開關處于通路狀態；在采樣階段，所述第一開關處于斷路狀態。本發明利用第一開關和輸入開關管的寄生電容特性，動態地偏置輸入開關管的襯底，在保持電路結構簡單和較高線性度的基礎上，明顯減小了輸入開關管對前級電路的負載影響。

技術領域

本發明涉及電子技術領域，特別涉及一種采樣網絡電路及采樣芯片。

背景技術

傳統采樣網絡電路一般由輸入開關管、采樣電容器和采樣開關等組成，輸入開關管一般采用NMOS管，這樣輸入信號Vin輸入到NMOS管的源極，這樣NMOS管的襯底(bulk)一般可由輸入信號驅動(如直接驅動或緩沖器驅動)或固定偏置驅動，當bulk由輸入信號直接驅動時，由于NMOS管的內部寄生電容特性，NMOS管將對前級電路構成較大負載，這樣不但增加前級的功耗，而且不利于提高信號帶寬；當bulk由輸入信號通過緩沖器驅動時，在低壓低功耗應用中，由于電壓裕度不夠，緩沖器難以實現；當bulk采用固定偏置驅動時，將引起嚴重的采樣非線性問題，并在全差分電路中還會引起電荷注入誤差。

發明內容

本發明要解決的技術問題是為了克服現有技術中采樣網絡由于輸入開關管的襯底偏置方式，導致輸入開關管對采樣網絡的線性度和對前級電路的負載均有較大影響的缺陷，提供一種采樣網絡電路及采樣芯片。

本發明是通過下述技術方案來解決上述技術問題：

本發明提供一種采樣網絡電路，所述采樣網絡電路包括輸入開關管，其特點是，所述采樣網絡電路還包括第一開關，所述輸入開關管的襯底通過所述第一開關接收第一固定電壓；

在保持階段，所述第一開關處于通路狀態；

在采樣階段，所述第一開關處于斷路狀態。

本方案中，基于采樣網絡電路的兩個階段(或者說兩個相位)，即采樣階段(sampling phase)和保持階段(hold phase)，采樣階段也稱跟蹤階段(tracking phase)，可僅增加所述第一開關，然后所述輸入開關管的襯底bulk通過所述第一開關連接所述第一固定電壓，從而可利用這兩個階段對開關進行通斷控制，并結合所述輸入開關管(一般為NMOS管)內部寄生電容，實現動態地偏置bulk，有效地減小了源襯電壓隨輸入信號變化，從而降低開關管的導通電阻的變化，這樣在保留電路結構簡單和輸入開關管對采樣線性度影響較小的基礎上，使得輸入開關管對前級電路的負載也小，電路功耗也低。

較佳地，所述采樣網絡電路還包括柵壓自舉電路，所述柵壓自舉電路的輸入端與所述輸入開關管的源極連接后接收輸入信號，所述柵壓自舉電路的輸出端與所述輸入開關管的柵極連接，所述柵壓自舉電路用于將輸入信號升壓驅動所述輸入開關管的柵極，從而通過所述柵壓自舉電路保證了輸入開關管的柵源電壓恒定。

較佳地，所述輸入開關管為包括深n阱的NMOS管。

本方案中，所述輸入開關管優選包括深n阱的NMOS管，即NMOS管的源極、漏極設置在bulk上，在bulk外還設置有DNW，這樣可保證輸入開關管具有較好的性能，從而降低輸入開關管對采樣網絡電路的性能影響。

較佳地，所述采樣網絡電路還包括第二開關，所述深n阱通過所述第二開關接收第二固定電壓；

在保持階段，所述第二開關處于通路狀態；

在采樣階段，所述第二開關處于斷路狀態。

本方案中，通過所述第二開關對NMOS管的DNW也進行動態偏置，進一步降低NMOS管的源襯電壓隨輸入信號的變化，也降低了對前級電路的負載影響。

較佳地，所述第二固定電壓不低于所述第一固定電壓。