[發明專利]用于增量式編碼器測速的計算機存儲介質

有效

• 申請號: 201810130296.7
• 申請日: 2018-02-08
• 公開（公告）號: CN108535507B
• 公開（公告）日: 2021-05-04
• 發明（設計）人: 王繼超
• 申請（專利權）人: 威科達（東莞）智能控制有限公司
• 主分類號: G01P3/481
• 分類號: G01P3/481
• 代理公司: 東莞市華南專利商標事務所有限公司 44215
• 代理人: 劉克寬

1.用于增量式編碼器測速的計算機存儲介質，其存儲有計算機程序，其特征是，該程序被芯片執行時實現以下步驟：

脈沖獲取步驟：捕獲增量式編碼器的起始信號以確定一個完整的脈沖；

測速步驟：執行k次脈沖獲取步驟用脈沖個數計數器以獲得k個脈沖，并用脈沖時間計數器計這k個脈沖所用的時長t_k，根據t_k和k的比值來確定增量式編碼器的轉動速度，其中k是正整數，若在速度環的運算周期內未能夠捕獲到一個完整的脈沖，則當捕獲到增量式編碼器的起始信號S0之后，在隨后的第y個時鐘周期的上升沿到來之際，清零脈沖時間計數器；

低速鎖存步驟：當捕獲到增量式編碼器的起始信號S0之后，在隨后的增量式編碼器的起始信號S1到來之際，鎖存脈沖時間計數器；

低速輸出步驟：以起始信號S0和起始信號S1作為邊界來確定一個脈沖，以低速鎖存步驟鎖存的脈沖時間計數器值加y個時鐘周期所計得的值作為該脈沖所用的時長；

其中，y為正整數且其值不大于一個脈沖內的時鐘周期的個數。

2.根據權利要求1所述的用于增量式編碼器測速的計算機存儲介質，其特征是：

若在速度環的運算周期內能夠捕獲到至少一個完整的脈沖，則所述測速步驟在該次運算周期內執行，所述測速步驟包括如下步驟：

高速鎖存步驟：在首次捕獲到增量式編碼器的起始信號后，每當增量式編碼器的起始信號再次到來時，分別對脈沖個數計數器和脈沖時間計數器進行鎖存；

高速輸出步驟：選取時刻Clk為參照，以高速鎖存步驟最近一次鎖存的脈沖個數計數器值作為脈沖個數k，以高速鎖存步驟最近一次鎖存的脈沖時間計數器值作為脈沖所用的時長t_k。

3.根據權利要求2所述的用于增量式編碼器測速的計算機存儲介質，其特征是：所述測速步驟還包括在高速鎖存步驟之前執行的高速清零步驟：當首次捕獲到增量式編碼器的起始信號時，分別對脈沖個數計數器和脈沖時間計數器進行清零。

4.根據權利要求2或3所述的用于增量式編碼器測速的計算機存儲介質，其特征是：所述時刻Clk是該次運算周期結束時。

5.根據權利要求1-2所述的任一項用于增量式編碼器測速的計算機存儲介質，其特征是：其存儲的計算機程序是適合被FPGA芯片執行的程序。