[發(fā)明專利]一種低延遲指令調(diào)度器的自動(dòng)管理方法

在審

• 申請?zhí)枺?/td>: 201810117641.3
• 申請日: 2018-02-06
• 公開（公告）號: CN108334326A
• 公開（公告）日: 2018-07-27
• 發(fā)明（設(shè)計(jì)）人: 洪振洲;李庭育;陳育鳴;魏智汎
• 申請（專利權(quán)）人: 江蘇華存電子科技有限公司
• 主分類號: G06F8/41
• 分類號: G06F8/41;G06F9/38
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發(fā)明公開了一種低延遲指令調(diào)度器的自動(dòng)管理方法，包括中央處理器、指令調(diào)度器和多個(gè)硬件模塊，中央處理器通過總線連接指令調(diào)度器，指令調(diào)度器分別連接多個(gè)硬件模塊，指令調(diào)度器內(nèi)設(shè)有自動(dòng)管理模塊，自動(dòng)管理模塊包括自動(dòng)指標(biāo)管理模塊和自動(dòng)指標(biāo)維護(hù)模塊，自動(dòng)指標(biāo)管理模塊連接自動(dòng)指標(biāo)維護(hù)模塊；本發(fā)明中增加了自動(dòng)指標(biāo)管理模塊，當(dāng)每次寫入命令時(shí)也同時(shí)會(huì)把這動(dòng)作送給自動(dòng)指標(biāo)維護(hù)模塊，當(dāng)命令寫入完成，此自動(dòng)指標(biāo)維護(hù)模塊將會(huì)自動(dòng)更新內(nèi)部寄存器，省略了告知此中央指令支配控制器寫入多少指令的動(dòng)作，將可提升系統(tǒng)整體效能，并減少發(fā)送至總線的通信量，進(jìn)而提升系統(tǒng)效能。

技術(shù)領(lǐng)域

本發(fā)明涉及指令調(diào)度器管理技術(shù)領(lǐng)域，具體為一種低延遲指令調(diào)度器的自動(dòng)管理方法。

背景技術(shù)

指令調(diào)度是一種指令并行執(zhí)行的技術(shù)，編譯器或者機(jī)器硬件通過調(diào)整指令的順序來提高每拍內(nèi)機(jī)器執(zhí)行指令的數(shù)量，所述拍為編譯器在編譯源程序時(shí)所模擬的機(jī)器執(zhí)行指令的時(shí)鐘周期。現(xiàn)有編譯技術(shù)中通常采用表調(diào)度算法來實(shí)現(xiàn)指令調(diào)度，通常采用一個(gè)候選指令隊(duì)列。具體的，在進(jìn)行指令調(diào)度時(shí)，首先對需要調(diào)度的指令構(gòu)建數(shù)據(jù)依賴圖，該數(shù)據(jù)依賴圖由若干個(gè)節(jié)點(diǎn)組成，每個(gè)節(jié)點(diǎn)代表一條指令，該數(shù)據(jù)依賴圖可以用來表示指令之間的依賴關(guān)系。然后計(jì)算各條指令的優(yōu)先級，接著逐拍對數(shù)據(jù)依賴圖中的指令進(jìn)行調(diào)度。指令調(diào)度是編譯器挖掘程序潛在的指令級并行的有效手段。它是在不改變程序語義，滿足目標(biāo)機(jī)器的相關(guān)性和資源依賴性的前提下，通過重新調(diào)整指令順序來提高一個(gè)周期內(nèi)目標(biāo)機(jī)器能夠執(zhí)行的指令數(shù)目。指令調(diào)度是現(xiàn)代高性能編譯器的一項(xiàng)關(guān)鍵技術(shù)，它決定各操作的相對執(zhí)行順序，具體執(zhí)行時(shí)間及使用哪些硬件資源等。從代碼塊劃分角度來看，指令調(diào)度可以分為局部指令調(diào)度和全局指令調(diào)度，其中局部指令調(diào)度是指基本塊內(nèi)的指令調(diào)度，而全局調(diào)度是指基本塊間的指令調(diào)度。

現(xiàn)有系統(tǒng)芯片架構(gòu)由多個(gè)子模塊包含中央處理器組成, 由外部總線連接，如有中央指令支配控制器，對于發(fā)配命令者之動(dòng)作大多為: 1. 寫指令進(jìn)去 2.告知此中央指令支配控制器寫了多少個(gè)指令通知硬件執(zhí)行，兩個(gè)動(dòng)作，而讀取命令者之動(dòng)作則為:1. 讀走指令 2. 告知中央指令支配控制器讀走了多少個(gè)命令；現(xiàn)有技術(shù)效能低、功耗大，有待進(jìn)一步改進(jìn)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種低延遲指令調(diào)度器的自動(dòng)管理方法，以解決上述背景技術(shù)中提出的問題。

為實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：一種低延遲指令調(diào)度器的自動(dòng)管理方法，包括中央處理器、指令調(diào)度器和多個(gè)硬件模塊，其特征在于：所述中央處理器通過總線連接指令調(diào)度器，所述指令調(diào)度器分別連接多個(gè)硬件模塊，所述指令調(diào)度器內(nèi)設(shè)有自動(dòng)管理模塊，所述自動(dòng)管理模塊包括自動(dòng)指標(biāo)管理模塊和自動(dòng)指標(biāo)維護(hù)模塊；所述自動(dòng)指標(biāo)管理模塊連接自動(dòng)指標(biāo)維護(hù)模塊。

優(yōu)選的，包括以下步驟：

A、中央處理器寫入命令；

B、寫入命令時(shí)也同時(shí)會(huì)把這指令動(dòng)作送給自動(dòng)管理模塊中的自動(dòng)指標(biāo)維護(hù)模塊；

C、當(dāng)命令寫入完成，此自動(dòng)指標(biāo)維護(hù)模塊將會(huì)自動(dòng)更新內(nèi)部寄存器。

優(yōu)選的，多個(gè)硬件模塊包括第一硬件模塊、第二硬件模塊、第三硬件模塊和第N硬件模塊，N為大于3的整數(shù)。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果是：本發(fā)明中增加了自動(dòng)指標(biāo)管理模塊，此自動(dòng)指標(biāo)管理模塊監(jiān)控不同的指令隊(duì)列每一次寫入的指令數(shù)據(jù)量，如某指令隊(duì)列所設(shè)定指令長度為16字節(jié)，當(dāng)每次寫入指令數(shù)據(jù)進(jìn)入內(nèi)存時(shí)，持續(xù)累計(jì)計(jì)算已寫入字節(jié)，當(dāng)指令寫入內(nèi)存完成即寫滿16字節(jié)，自動(dòng)指標(biāo)維護(hù)模塊將自動(dòng)更新寄存器內(nèi)的指令個(gè)數(shù)；由于在系統(tǒng)級芯片上，微處理器通知此中央指令支配控制器寫入多少指令的動(dòng)作將耗費(fèi)至少30個(gè)微處理器計(jì)算周期，透過這樣的自動(dòng)管理模塊，省略了告知此動(dòng)作，將可降低微處理器工作量，使微處理器空出更多運(yùn)算能力處理其他工作，并減少發(fā)送至總線的通信量，進(jìn)而提升系統(tǒng)效能。而硬件子模塊讀取指令，也是相同模式，節(jié)省步驟，讓硬件子模塊更快速地去處理其他數(shù)據(jù)，省去中央總線的延遲，并且減少總線的交通流量。