[發明專利]芯片級封裝

在審

• 申請號: 201810116989.0
• 申請日: 2018-02-06
• 公開（公告）號: CN108447830A
• 公開（公告）日: 2018-08-24
• 發明（設計）人: 沃爾夫岡·施尼特;托比亞斯·斯普羅杰斯
• 申請（專利權）人: 安世有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/29
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 樊曉煥;金小芳

1.一種半導體芯片級封裝，包括：

半導體裸片，所述半導體裸片包括：與第二主表面相對的第一主表面；在所述第一主表面和所述第二主表面之間延伸的多個側壁；

布置在所述半導體裸片的所述第二主表面上的多個電觸點；和

布置在所述多個側壁上和所述第一主表面上的無機絕緣材料。

2.根據權利要求1所述的半導體芯片級封裝，其中所述絕緣材料是金屬氧化物材料。

3.根據權利要求1或2所述的半導體芯片級封裝，其中所述絕緣材料包括鋁氧化物，例如Al₂O₃。

4.根據權利要求1或2所述的半導體芯片級封裝，其中所述絕緣材料包括Al₂O₃層和TiO₂層。

5.根據權利要求4所述的半導體芯片級封裝，其中所述絕緣材料包括交替布置的Al₂O₃層和TiO₂層。

6.根據前述權利要求中任一項所述的半導體芯片級封裝，其中所述無機絕緣材料布置在所述第二主表面上，使得所述電觸點沒有絕緣材料。

7.根據權利要求1至5中任一項所述的半導體芯片級封裝，其中所述第二主表面沒有絕緣材料。

8.根據前述權利要求中任一項所述的半導體芯片級封裝，其中所述絕緣材料的厚度與所述半導體裸片的工作電壓成比例。

9.根據前述權利要求中任一項所述的半導體芯片級封裝，其中通過原子層沉積或低溫PECVD使所述絕緣材料形成所述半導體裸片上的共形層。

10.一種根據權利要求1至8中任一項所述的半導體芯片級封裝的陣列，其包括形成在載體上的多個芯片級封裝，其中所述電觸點與所述載體接觸。

11.一種形成芯片級封裝的陣列的方法，所述方法包括：

將半導體晶圓安裝在載體上；

分割所述半導體晶圓以形成多個半導體裸片，其中所述分割的多個半導體裸片各自包括：

與第二主表面相對的第一主表面；在所述第一主表面和所述第二主表面之間延伸的多個側壁；

布置在所述半導體裸片的所述第二主表面上的多個電觸點；和

布置在所述多個側壁上和所述第一主表面上的無機絕緣材料。

12.根據權利要求11所述的形成芯片級封裝的陣列的方法，其中所述絕緣材料是金屬氧化物材料。

13.根據權利要求11或12所述的形成芯片級封裝的陣列的方法，其中所述絕緣材料包括鋁氧化物，例如Al₂O₃。

14.根據權利要求11至13中任一項所述的形成芯片級封裝的陣列的方法，其中所述絕緣材料包括Al₂O₃層和TiO₂層。

15.根據權利要求11至14中任一項所述的形成芯片級封裝的陣列的方法，其中通過原子層沉積或低溫PECVD使所述絕緣材料形成所述半導體裸片上的共形層。