[發明專利]電平移位電路

在審

• 申請號: 201810108052.9
• 申請日: 2018-02-02
• 公開（公告）號: CN108599755A
• 公開（公告）日: 2018-09-28
• 發明（設計）人: 梁巖;吳卿樂;謝治中
• 申請（專利權）人: 豪威科技（上海）有限公司
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 智云

本發明提供了一種電平移位電路，包括交叉耦合負載電路、第一晶體管、第二晶體管、第三晶體管和第四晶體管，其中：第一晶體管的源極耦合至第一信號高電平端，第二晶體管的源極耦合至第一信號低電平端，第一晶體管的柵極和第二晶體管的柵極連接至第一電源電壓；所述第一晶體管的漏極連接所述第三晶體管的源極；所述第二晶體管的漏極連接所述第四晶體管的源極；所述第三晶體管的漏極連接至第二信號高電平端，所述第四晶體管的漏極連接至第二信號低電平端，所述第三晶體管的柵極和所述第四晶體管的柵極連接至第二電源電壓；所述交叉耦合負載電路連接所述第三晶體管的漏極和所述第四晶體管的漏極；所述第二電源電壓為所述交叉耦合負載電路供電。

技術領域

本發明涉及半導體技術領域，特別涉及一種電平移位電路。

背景技術

在高速接口電路中，接口電壓通常都比較高，如圖1所示，芯片的接口電路的接口電壓是1.08V～1.98V，而芯片的內部電壓通常都比較低，電平移位電路用于把芯片內部低電壓信號電平移位到接口電路的高電壓信號電平，或者相反。電平移位電路是高速接口電路設計中的關鍵部分，尤其是低到高的電平移位電路，它的性能直接關系到接口信號的質量。隨著工藝的進步，芯片內部電壓越來越低，比如28nm工藝芯片內部電壓已經降低到0.81V，傳統的電平移位電路或者不能移位如此低的電平，或者需要比較大的功耗。

在目前公開發表的專利或文獻資料中，低到高的電平移位電路有三種，如圖2(a)所示，第一種是交叉耦合結構的電平移位電路，它的所有器件都是高壓器件，優點是速度快，功耗低，然而因為輸入器件是高壓器件，限制了輸入信號的電平范圍，不能移位1V以下的低電平信號。如圖2(b)所示，第二種也是交叉耦合結構的電平移位電路，不過它的輸入器件是低壓器件，可以移位1V以下的低電平信號。為了保護低壓器件，增加了零閾值電壓器件，零閾值電壓器件的柵極接低電壓Vdd，源極電壓不超過Vdd，保證了低壓器件不超過安全電壓。然而，因為零閾值電壓器件的尺寸通常都比較大，寄生電容比較大，這種電平轉換電路的工作速度受到限制，不適用于高速應用。如圖2(c)所示，第三種是電流源結構的電平移位電路，它的所有器件也都是高壓器件，但是它采用PMOS管做輸入，可以移位1V以下的低電平信號。它的工作速度也比較快，缺點是電流源有靜態功耗，不適用于低功耗應用。

發明內容

本發明的目的在于提供一種電平移位電路，以解決現有的電平移位電路在低輸入電平，高速工作速度和低功耗要求不能兼顧的問題。

為解決上述技術問題，本發明提供一種電平移位電路，所述電平移位電路包括交叉耦合負載電路、第一晶體管、第二晶體管、第三晶體管和第四晶體管，其中：

所述第一晶體管的源極耦合至第一信號高電平端，所述第二晶體管的源極耦合至第一信號低電平端，所述第一晶體管的柵極和所述第二晶體管的柵極連接至第一電源電壓；

所述第一晶體管的漏極連接所述第三晶體管的源極；所述第二晶體管的漏極連接所述第四晶體管的源極；

所述第三晶體管的漏極連接至第二信號高電平端，所述第四晶體管的漏極連接至第二信號低電平端，所述第三晶體管的柵極和所述第四晶體管的柵極連接至第二電源電壓；

所述交叉耦合負載電路連接所述第三晶體管的漏極和所述第四晶體管的漏極；

所述第二電源電壓為所述交叉耦合負載電路供電，所述第一電源電壓低于所述第二電源電壓。

可選的，在所述的電平移位電路中，所述第一信號高電平端和所述第一信號低電平端連接一芯片的內部電路。

可選的，在所述的電平移位電路中，所述第二信號高電平端和所述第二信號低電平端連接一芯片的接口電路。

可選的，在所述的電平移位電路中，所述芯片的接口電路的帶寬傳輸速度為每秒2000兆位。

可選的，在所述的電平移位電路中，所述第二信號的輸出占空比為48％～52％。