[發明專利]基于疊加指令的直線插補控制方法有效
| 申請號: | 201810107083.2 | 申請日: | 2018-02-02 |
| 公開(公告)號: | CN108279644B | 公開(公告)日: | 2020-11-03 |
| 發明(設計)人: | 孫玉財;易珺;程春節;尹純儒 | 申請(專利權)人: | 上海維宏電子科技股份有限公司;上海維宏智能技術有限公司 |
| 主分類號: | G05B19/41 | 分類號: | G05B19/41 |
| 代理公司: | 上海智信專利代理有限公司 31002 | 代理人: | 王潔;鄭暄 |
| 地址: | 201401 上*** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 基于 疊加 指令 直線 控制 方法 | ||
1.一種基于疊加指令的直線插補控制方法,其特征在于,所述的方法包括以下步驟:
(1)根據約束的控制加速度對數控系統發出的指令進行直線加減速的速度規劃;具體包括:根據約束的第一控制加速度和第二控制加速度分別對第一指令段L1和第二指令段L2進行速度規劃,并獲得第一指令段L1從規劃的最大速度Vm1降速至零的時間T1和第二指令段L2從零加速至規劃的最大速度Vm2的時間T2;
(2)基于最大速度和加速度約束,在指令與指令間進行疊加,獲得疊加時間約束值,并進行插補輸出,以用于實現指令銜接過渡;其中的疊加包括同向疊加和反向疊加,并基于疊加控制區域長度L疊加獲得疊加時間約束值,所述的疊加時間約束值為第一指令段L1從規劃的最大速度Vm1降速至零的時間T1、第二指令段L2從零加速至規劃的最大速度Vm2的時間T2、同向疊加獲得的同向疊加時間T同向疊加、反向疊加獲得的反向疊加時間T反向疊加中的最小值;
所述的同向疊加指第一指令段L1的減速段和第二指令段L2的加速段在當前軸的分量方向為同方向,所述的同相疊加具體為:
當T1≤T2時,若所述的第一控制加速度的絕對值小于或等于所述的第二控制加速度的絕對值,則取同向疊加時間T同向疊加為T1,否則調整所述的同向疊加時間T同向疊加為
當T1>T2時,若所述的第一控制加速度的絕對值大于所述的第二控制加速度的絕對值,則取所述的同向疊加時間T同向疊加為T2,否則調整所述的同向疊加時間T同向疊加為
所述的反向疊加指第一指令段L1的減速段和第二指令段L2的加速段在當前軸的分量方向為反方向,所述的反相疊加具體為:
當T1≤T2時,若反向疊加區域的加速度不大于當前軸的最大加速度,則取反向疊加時間T反向疊加為T1,否則不進行所述第一指令段L1和第二指令段L2疊加;
當T1>T2時,若所述的反向疊加區域的加速度不大于當前軸的最大加速度,則取反向疊加時間T反向疊加為T2,否則不進行所述第一指令段L1和第二指令段L2疊加;
(3)根據約束的平滑時間閾值對插補輸出后的指令進行滑動平均濾波。
2.根據權利要求1所述的基于疊加指令的直線插補控制方法,其特征在于,所述的插補輸出包括指令間的疊加插補輸出和非疊加插補輸出,
所述的疊加插補輸出為將根據第一指令段L1對應的減速段的疊加時間分配到第二指令段L2的加速段,并將第一指令段L1的減速段和第二指令段L2的加速段的疊加部分進行插補輸出;
所述的非疊加插補輸出為將第一指令段L1和第二指令段L2的非疊加部分進行插補輸出。
3.根據權利要求1所述的基于疊加指令的直線插補控制方法,其特征在于,所述的步驟(3)中,所述的平滑時間閾值為所述的為約束的第三控制合加速度,所述的為約束的控制加加速度。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于上海維宏電子科技股份有限公司;上海維宏智能技術有限公司,未經上海維宏電子科技股份有限公司;上海維宏智能技術有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810107083.2/1.html,轉載請聲明來源鉆瓜專利網。





