[發明專利]一種隔離式可調三相逆變電源

有效

• 申請號: 201810099824.7
• 申請日: 2018-02-01
• 公開（公告）號: CN108233749B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 趙磊;譚潔;張國銀;李恒;陳寶明;劉昌昊;母德浪
• 申請（專利權）人: 昆明理工大學
• 主分類號: H02M7/537
• 分類號: H02M7/537;H02M3/157;H02M1/084
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種隔離式可調三相逆變電源，其特征在于：包括DC-DC Buck電路(1)、逆變電路(2)、MOS-FET驅動電路(3)、LC濾波電路(4)、交流信號采樣電路(5)、IAP單片機Ⅰ(6)、IAP單片機Ⅱ(13)、按鍵模塊(7)、液晶顯示模塊(8)；

所述DC-DC Buck電路(1)、逆變電路(2)、LC濾波電路(4)、交流信號采樣電路(5)、IAP單片機Ⅱ(13)依次順序連接，IAP單片機Ⅱ(13)再與DC-DC Buck電路(1)連接，IAP單片機Ⅰ(6)、MOS-FET驅動電路(3)、逆變電路(2)依次順序連接，IAP單片機Ⅱ(13)同時與按鍵模塊(7)和液晶顯示模塊(8)連接；

所述按鍵模塊(7)和液晶顯示模塊(8)分別用于設定和顯示LC濾波電路(4)與負載連接所輸出的交流電流值和電壓值。

2.根據權利要求1所述的隔離式可調三相逆變電源，其特征在于：所述DC-DC Buck電路(1)包括SI8238雙半橋隔離式門驅動器(10)、二極管D1、D2、D3、MOS管CS1、電容C1、C2、C3、C4、C5、C6；所述IAP單片機Ⅱ(13)的VCC端和GND端分別與隔離電源(9)的VCC端和GND端連接；隔離電源(9)的VCC端與GND端間依次并聯電容C6、C5濾波后分別與SI8238雙半橋隔離式門驅動器(10)的3腳和4腳連接，IAP單片機Ⅱ(13)的P1.0端與SI8238雙半橋隔離式門驅動器(10)的1腳連接；+12V電源與地間依次并聯電容C3、C4濾波后與SI8238雙半橋隔離式門驅動器(10)的14腳和16腳連接；SI8238雙半橋隔離式門驅動器(10)的15腳與MOS管CS1的柵極g連接，MOS管CS1的源極s與二極管D1的陽極連接，二極管D1的陰極與MOS管CS1的漏極d連接后與直流輸入Ui的正極連接，二極管D2和二極管D3的陰極連接后與MOS管CS1的源極s連接，二極管D2和二極管D3的陽極連接后接地，MOS管CS1的源極s與地間依次并聯電容C1、C2后輸出直流電壓Uo給逆變電路(2)；

所述逆變電路(2)包括MOS管CS2、CS3、CS4、CS5、CS6、CS7、電容C7、C8、C9、C10、C11、C12、C13、C14、電阻R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R13、R14、R15、R16、R17、R18、穩壓二極管ZD1、ZD2、ZD3、ZD4、ZD5、ZD6；直流電壓Uo的兩端依次并聯電容C7、C8濾波后其正極與MOS管CS2的漏極d連接，MOS管CS2的漏極d與二極管D4的陰極連接，二極管D4的陽極與MOS管CS2的源極s連接，同時，MOS管CS2的漏極d依次通過電容C9、電阻R3與其源極s連接，MOS管CS2的源極s同時與電阻R2的一端和穩壓二極管ZD1的陽極連接，MOS管CS2的柵極g同時與電阻R2的另一端、穩壓二極管ZD1的陰極、電阻R1的一端連接，穩壓二極管ZD1的陽極和電阻R1的另一端分別與IR2110MOS管驅動芯片Ⅰ的5腳和7腳連接，同時，MOS管CS2的源極s同時與三相交流輸出的U相、MOS管CS3的漏極d連接，MOS管CS3的漏極d與二極管D5的陰極連接，二極管D5的陽極與MOS管CS3的源極s連接，同時，MOS管CS3的漏極d依次通過電容C10、電阻R6與其源極s連接，MOS管CS3的源極s同時與電阻R5的一端和穩壓二極管ZD2的陽極連接后接地，MOS管CS2的柵極g同時與電阻R5的另一端、穩壓二極管ZD2的陰極、電阻R4的一端連接，電阻R4的另一端與IR2110MOS管驅動芯片Ⅰ1腳連接；MOS管CS4的漏極d同時與MOS管CS2的漏極d、二極管D6的陰極連接，二極管D6的陽極與MOS管CS4的源極s連接，同時，MOS管CS4的漏極d依次通過電容C11、電阻R9與其源極s連接，MOS管CS4的源極s同時與電阻R8的一端和穩壓二極管ZD3的陽極連接，MOS管CS4的柵極g同時與電阻R8的另一端、穩壓二極管ZD3的陰極、電阻R7的一端連接，穩壓二極管ZD3的陽極和電阻R7的另一端分別與IR2110MOS管驅動芯片Ⅱ的5腳和7腳連接，同時，MOS管CS4的源極s同時與三相交流輸出的V相、MOS管CS5的漏極d連接，MOS管CS5的漏極d與二極管D7的陰極連接，二極管D7的陽極與MOS管CS5的源極s連接，同時，MOS管CS5的漏極d依次通過電容C12、電阻R12與其源極s連接，MOS管CS5的源極s同時與電阻R11的一端和穩壓二極管ZD4的陽極連接后接地，MOS管CS4的柵極g同時與電阻R11的另一端、穩壓二極管ZD4的陰極、電阻R10的一端連接，電阻R10的另一端與IR2110MOS管驅動芯片Ⅱ1腳連接；MOS管CS6的漏極d同時與MOS管CS4的漏極d、二極管D8的陰極連接，二極管D8的陽極與MOS管CS6的源極s連接，同時，MOS管CS6的漏極d依次通過電容C13、電阻R15與其源極s連接，MOS管CS6的源極s同時與電阻R14的一端和穩壓二極管ZD5的陽極連接，MOS管CS6的柵極g同時與電阻R14的另一端、穩壓二極管ZD5的陰極、電阻R13的一端連接，穩壓二極管ZD5的陽極和電阻R13的另一端分別與IR2110MOS管驅動芯片Ⅲ的5腳和7腳連接，同時，MOS管CS6的源極s同時與三相交流輸出的W相、MOS管CS7的漏極d連接，MOS管CS7的漏極d與二極管D9的陰極連接，二極管D9的陽極與MOS管CS7的源極s連接，同時，MOS管CS7的漏極d依次通過電容C14、電阻R18與其源極s連接，MOS管CS7的源極s同時與電阻R17的一端和穩壓二極管ZD6的陽極連接后接地，MOS管CS6的柵極g同時與電阻R17的另一端、穩壓二極管ZD6的陰極、電阻R16的一端連接，電阻R16的另一端與IR2110MOS管驅動芯片Ⅲ1腳連接；

所述三相交流輸出的U相、V相、W相分別與LC濾波電路(4)的三相交流輸入的U相、V相、W相連接；

所述MOS-FET驅動電路(3)包括IR2110MOS管驅動芯片(11)、二極管D10、D11、D12、電容C15、C16、C17、C18、C19、C20、C21、C22、C23；所述IR2110MOS管驅動芯片(11)包括IR2110MOS管驅動芯片Ⅰ、IR2110MOS管驅動芯片Ⅱ、IR2110MOS管驅動芯片Ⅲ；所述IR2110MOS管驅動芯片Ⅰ的6腳通過電容C15與其5腳連接，IR2110MOS管驅動芯片Ⅰ的6腳與二極管D10的陰極連接，二極管D10的陽極同時連接著+12電源端、IR2110MOS管驅動芯片Ⅰ的3腳、電容C16的一端，電容C16的另一端和IR2110MOS管驅動芯片Ⅰ的2腳、11腳、13腳同時連接后接地，IR2110MOS管驅動芯片Ⅰ的9腳與+5V電源端連接后通過電容C17接地，IR2110MOS管驅動芯片Ⅰ的10腳和12腳分別與IAP單片機Ⅰ(6)的P3.5端、P3.6端連接；所述IR2110MOS管驅動芯片Ⅱ的6腳通過電容C18與其5腳連接，IR2110MOS管驅動芯片Ⅱ的6腳與二極管D11的陰極連接，二極管D11的陽極同時連接著+12電源端、IR2110MOS管驅動芯片Ⅱ的3腳、電容C19的一端，電容C19的另一端和IR2110MOS管驅動芯片Ⅱ的2腳、11腳、13腳同時連接后接地，IR2110MOS管驅動芯片Ⅱ的9腳與+5V電源端連接后通過電容C20接地，IR2110MOS管驅動芯片Ⅱ的10腳和12腳分別與IAP單片機Ⅰ(6)的P3.7端、P2.5端連接；所述IR2110MOS管驅動芯片Ⅲ的6腳通過電容C21與其5腳連接，IR2110MOS管驅動芯片Ⅲ的6腳與二極管D12的陰極連接，二極管D12的陽極同時連接著+12電源端、IR2110MOS管驅動芯片Ⅲ的3腳、電容C22的一端，電容C22的另一端和IR2110MOS管驅動芯片Ⅲ的2腳、11腳、13腳同時連接后接地，IR2110MOS管驅動芯片Ⅲ的9腳與+5V電源端連接后通過電容C23接地，IR2110MOS管驅動芯片Ⅲ的10腳和12腳分別與IAP單片機Ⅰ(6)的P2.6端、P2.7端連接；

所述+5V電源端為隔離電源(9)的VCC端，IAP單片機Ⅰ(6)的VCC端端與GND端分別與隔離電源(9)的VCC端和GND端連接。