[發(fā)明專利]精密測(cè)量板卡

在審

• 申請(qǐng)?zhí)枺?/td>: 201810098415.5
• 申請(qǐng)日: 2018-01-31
• 公開（公告）號(hào): CN108375725A
• 公開（公告）日: 2018-08-07
• 發(fā)明（設(shè)計(jì)）人: 李凱;黃志發(fā);谷顏秋
• 申請(qǐng)（專利權(quán)）人: 佛山市聯(lián)動(dòng)科技實(shí)業(yè)有限公司
• 主分類號(hào): G01R31/28
• 分類號(hào): G01R31/28
• 代理公司: 北京聯(lián)瑞聯(lián)豐知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 11411
• 代理人: 張清彥

本發(fā)明公開了一種精密測(cè)量板卡，包括集成在一塊板卡上的高速高精度精密測(cè)量模塊、高精度時(shí)間測(cè)量模塊、數(shù)字信號(hào)處理模塊、精密電壓源輸出模塊、通訊電路和FPGA，高速高精度精密測(cè)量模塊與FPGA連接，用于精密測(cè)量被測(cè)電路的電壓參數(shù)，高精度時(shí)間測(cè)量模塊與FPGA連接、用于對(duì)電子器件的時(shí)間參數(shù)進(jìn)行精密測(cè)量，高精度時(shí)間測(cè)量模塊包括信號(hào)調(diào)理電路、波形整形電路和TDC時(shí)間測(cè)量芯片，精密電壓源輸出模塊與FPGA連接、用于為被測(cè)電路提供電壓輸出，通訊電路與FPGA連接。實(shí)施本發(fā)明的精密測(cè)量板卡，具有以下有益效果：在精密測(cè)量的基礎(chǔ)上提供精密電壓輸出、能節(jié)省測(cè)試電路的構(gòu)造空間、避免多余線路對(duì)測(cè)試的干擾、能降低測(cè)試成本。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體器件自動(dòng)測(cè)試儀器領(lǐng)域，特別涉及一種精密測(cè)量板卡。

背景技術(shù)

隨著科學(xué)技術(shù)的發(fā)展與進(jìn)步，電子器件的功能也越加強(qiáng)大，越加復(fù)雜化。以微電子元器件中的集成電路為例，由于集成度和復(fù)雜度的大幅度提高，單個(gè)芯片上的引腳可達(dá)上百個(gè)之多，這些無(wú)疑都增大了測(cè)試難度，同時(shí)對(duì)測(cè)試的可靠性和測(cè)試精度的要求也越來(lái)越高。

現(xiàn)有的高精度測(cè)量的同類產(chǎn)品中一般只具有測(cè)量功能，不能同時(shí)提供精密電源輸出，導(dǎo)致芯片測(cè)試時(shí)還需要另外外接供電電源和測(cè)量需要的激勵(lì)源，測(cè)量電路構(gòu)建難度增加，浪費(fèi)空間，同時(shí)也增大了測(cè)試成本。且在時(shí)間測(cè)量中大多使用模擬測(cè)量方法，即利用電容的充放電電壓與充放電時(shí)間函數(shù)的關(guān)系進(jìn)行時(shí)間測(cè)量，由于電容量受溫度影響非常大，所以該測(cè)量方法對(duì)測(cè)量系統(tǒng)的溫度特性要求苛刻，對(duì)測(cè)試系統(tǒng)的散熱要求較高；由于電容充放電過(guò)程中，充放電時(shí)間之間的關(guān)系不是絕對(duì)線性的，存在非線性現(xiàn)象，其大小大致為測(cè)量范圍的萬(wàn)分之一，這就限制了測(cè)量范圍，或者說(shuō)隨著測(cè)量范圍的增加，精度會(huì)降低，且由于恒流源的穩(wěn)定性，電容漏電，隔離放大器的性能以及充放電開關(guān)延遲等影響，測(cè)量誤差的絕對(duì)精度會(huì)稍弱一些。另外，非常穩(wěn)定的恒流源也是很難做到的。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問(wèn)題在于，針對(duì)現(xiàn)有技術(shù)的上述缺陷，提供一種在精密測(cè)量的基礎(chǔ)上提供精密電壓輸出、能節(jié)省測(cè)試電路的構(gòu)造空間、避免多余線路對(duì)測(cè)試的干擾、能降低測(cè)試成本的精密測(cè)量板卡。

本發(fā)明解決其技術(shù)問(wèn)題所采用的技術(shù)方案是：構(gòu)造一種精密測(cè)量板卡，包括集成在一塊板卡上的高速高精度精密測(cè)量模塊、高精度時(shí)間測(cè)量模塊、數(shù)字信號(hào)處理模塊、精密電壓源輸出模塊、通訊電路和FPGA，所述高速高精度精密測(cè)量模塊與所述FPGA連接、用于精密測(cè)量被測(cè)電路的電壓參數(shù)，所述高精度時(shí)間測(cè)量模塊與所述FPGA連接、用于對(duì)電子器件的時(shí)間參數(shù)進(jìn)行精密測(cè)量，所述高精度時(shí)間測(cè)量模塊包括信號(hào)調(diào)理電路、波形整形電路和TDC時(shí)間測(cè)量芯片，所述信號(hào)調(diào)理電路的輸入端連接所述被測(cè)電路的被測(cè)量端、用于接收所述被測(cè)電路傳入的波形觸發(fā)信號(hào)，所述波形整形電路的輸入端與所述信號(hào)調(diào)理電路的輸出端連接、用于將所述波形觸發(fā)信號(hào)整形形成脈沖沿，所述TDC時(shí)間測(cè)量芯片的輸入端與所述波形整形電路的輸出端連接、用于采用TDC數(shù)字測(cè)量方法對(duì)電子器件的時(shí)間參數(shù)進(jìn)行精密測(cè)量，所述TDC時(shí)間測(cè)量芯片的輸出端與所述FPGA連接，所述數(shù)字信號(hào)處理模塊與所述FPGA連接，所述精密電壓源輸出模塊與所述FPGA連接、用于為所述被測(cè)電路提供電壓輸出，所述通訊電路與所述FPGA連接。

在本發(fā)明所述的精密測(cè)量板卡中，對(duì)于微秒級(jí)時(shí)間間隔的測(cè)量，所述TDC時(shí)間測(cè)量芯片采用數(shù)字插入法的延遲插入法進(jìn)行測(cè)量，所述TDC時(shí)間測(cè)量芯片內(nèi)置鎖相環(huán)和門電路。

在本發(fā)明所述的精密測(cè)量板卡中，所述門電路為反相器。

在本發(fā)明所述的精密測(cè)量板卡中，對(duì)于毫秒級(jí)時(shí)間間隔的測(cè)量，所述TDC時(shí)間測(cè)量芯片采用數(shù)字脈沖計(jì)數(shù)法對(duì)所述電子器件的時(shí)間參數(shù)進(jìn)行測(cè)量。

在本發(fā)明所述的精密測(cè)量板卡中，所述精密電壓源輸出模塊包括高精度DAC、第一檔位切換電路和驅(qū)動(dòng)電路，所述高精度DAC的輸入端與所述FPGA連接，所述第一檔位切換電路的輸入端與所述高精度DAC連接、用于進(jìn)行電壓激勵(lì)檔位的切換，所述驅(qū)動(dòng)電路的輸入端與所述第一檔位切換電路的輸出端連接、用于提供電壓輸出。