[發明專利]一種主從處理器通信方法及裝置

有效

• 申請號: 201810088744.1
• 申請日: 2018-01-30
• 公開（公告）號: CN108055186B
• 公開（公告）日: 2020-08-25
• 發明（設計）人: 何軍強;劉沾林;陳文隆
• 申請（專利權）人: 浙江鴻泉車聯網有限公司
• 主分類號: H04L12/40
• 分類號: H04L12/40
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;吳歡燕

本發明提供一種主從處理器通信方法及裝置，所述方法包括：根據接收到的發送請求信息，將待發送數據裝載到SPI總線數據幀中，所述SPI總線數據幀包含多個子幀，每個子幀對應一個SPI設備，所述SPI設備通過SPI總線與從處理器連接；將裝載有所述待發送數據的SPI總線數據幀，通過SPI總線發送到所述從處理器。本發明提供的主從處理器通信方法及裝置，通過在主從處理器驅動層均實現一個SPI傳輸控制器，負責傳輸控制層協議的處理以及邏輯總線數據的交換，提高了通信效率和總線利用率。

技術領域

本發明涉及計算機技術領域，尤其涉及一種主從處理器通信方法及裝置。

背景技術

特定需求的嵌入式產品由一個以上的微處理器構成，通常分為主從關系，通過串行外設接口(Serial Peripheral Interface，SPI)總線互聯，主處理器負責復雜業務邏輯處理，而從處理器負責單一的簡單的邏輯處理和外設能力擴展。

現有技術中，通信線路只有一條，而雙方需要參與通訊的物理單元或者邏輯單元隨產品復雜程度不同可能多大十幾個或幾十個，由于只有一個通道，所以只能有一個進程來負責讀寫SPI設備，其他通信單元，例如，應用層進程、驅動層等，必須通過透過該進程進行執行，這樣造成進程間依賴關系；并且內核驅動參與SPI通信的數據必須先繞到用戶層空間進程，再繞回內核操作SPI，通信效率低；通常是Request/Response式的半雙工方式，不能充分利用總線。

發明內容

(一)要解決的技術問題

本發明的目的是提供一種主從處理器通信方法及裝置，解決了現有技術中的通信方法通信效率低和總線利用率低的技術問題。

(二)技術方案

為了解決上述技術問題，一方面，本發明提供一種主從處理器通信方法，包括：

根據接收到的發送請求信息，將待發送數據裝載到SPI總線數據幀中，所述SPI總線數據幀包含多個子幀，每個子幀對應一個SPI設備，所述SPI設備通過SPI總線與從處理器連接；

將裝載有所述待發送數據的SPI總線數據幀，通過SPI總線發送到所述從處理器。

進一步地，所述根據接收到的發送請求信息，將待發送數據裝載到SPI總線數據幀中之前，還包括：

接收設備驅動發送的所述發送請求信息；

從發送隊列中獲取所述待發送數據。

進一步地，所述接收設備驅動發送的所述發送請求信息之前，還包括：

獲取所述SPI設備的設備信息；

根據所述設備信息創建所述設備驅動。

進一步地，所述通過SPI總線發送到所述從處理器之后，還包括：

接收所述從處理器發送的裝載有待接收數據的SPI總線數據幀；

將所述待接收數據寫入接收隊列，并向設備驅動發送接收指令。

進一步地，所述接收指令用于指示所述設備驅動從所述接收隊列中讀取所述待接收數據，并指示所述設備驅動將所述待接收數據發送到應用應用程序進程。

進一步地，所述發送請求信息由應用程序進程產生；

所述待發送數據由應用程序進程產生，并由所述設備驅動寫入到所述發送隊列中。

進一步地，所述SPI總線數據幀還包括校驗碼。

另一方面，本發明提供一種主從處理器通信裝置，包括：