[發明專利]在端子降低表面電場區域中具有端子溝槽的功率晶體管

有效

• 申請號: 201810088573.2
• 申請日: 2018-01-30
• 公開（公告）號: CN108400166B
• 公開（公告）日: 2023-07-21
• 發明（設計）人: 河原秀明;C·B·科措恩;賽特拉曼·西達爾;西蒙·約翰·莫洛伊;鈴木惠
• 申請（專利權）人: 德州儀器公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 林斯凱

一種裝置(100)包含形成于襯底(302)上的晶體管。所述晶體管包含n型漏極接觸層(312)、n型漏極層(314)、氧化物層(332)、p型主體區域(324)、p型端子區域(322)、主體溝槽(110)及端子溝槽(122)。所述n型漏極接觸層在所述襯底的底部表面(306)附近。所述n型漏極層定位于所述n型漏極接觸層上。所述氧化物層外接晶體管區域(102)。所述p型主體區域定位于所述晶體管區域內。所述p型端子區域從所述氧化物層下方延伸到所述晶體管區域的邊緣，借此與所述p型主體區域形成連續的結。所述主體溝槽在所述晶體管區域內且與所述p型主體區域交插，然而所述端子溝槽在所述晶體管區域外側且與所述p型端子區域交插。

技術領域

背景技術

具有高電壓能力的電路具有廣泛工業應用，所述工業應用包含供在汽車中使用的功率管理系統。這些電路包含以高電壓范圍(例如，高于100V)操作的功率晶體管(例如，高電壓晶體管)且還可包含以低得多的電壓范圍(例如，1v到5V)操作的低電壓晶體管。為保護低電壓晶體管免受高電壓操作影響，功率晶體管可采用一或多個隔離方案。舉例來說，一個隔離方案涉及在功率晶體管周圍形成隔離結構。所述隔離結構可在環繞功率晶體管的晶體管區域的外圍區域中包含一或多個端子溝槽。在高電壓操作期間，外圍區域與晶體管區域之間的結V可經歷升高的電場強度，借此導致擊穿電壓的減少。且在某些情形中，經減少擊穿電壓可導致從晶體管區域的低電平電流泄漏。

發明內容

本發明描述與制造可處置高電壓操作(例如，高于500V)的半導體裝置有關的系統及技術。所述半導體裝置可為獨立離散組件或作為集成電路的一部分而并入。所述半導體裝置采用隔離方案來保護低電壓晶體管免受高電壓操作影響。所揭示隔離方案允許高電壓晶體管以高電壓范圍操作同時減少晶體管區域與環繞且隔離所述晶體管區域的端子區域之間的電壓應力。有利地，所揭示隔離方案提供低成本且高性能解決方案以減輕所述半導體裝置的結擊穿及電流泄漏。

附圖說明

圖1展示根據本發明的方面的晶體管裝置的局部俯視圖。

圖2A展示根據本發明的方面的晶體管裝置的隅角區域的局部俯視圖。

圖2B展示根據本發明的另一方面的晶體管裝置的隅角區域的局部俯視圖。

圖3展示根據本發明的方面的晶體管裝置的外圍區域與晶體管區域之間的結的橫截面視圖。

圖4A到4C展示根據本發明的方面的用于制造晶體管裝置的方法的流程圖。

圖5A到5K展示根據本發明的方面的在制造工藝期間的晶體管裝置的橫截面視圖。

在各圖式中，相似參考符號指示相似元件。在附圖及下文描述中陳述本發明的一或多個實施方案的細節。各圖未按比例繪制且其僅為了圖解說明本發明而提供。陳述特定細節、關系及方法以提供對本發明的理解?？蓮乃雒枋黾皥D式且從權利要求書明了其它特征及優點。

具體實施方式

圖1展示根據本發明的方面的晶體管裝置100的局部俯視圖。晶體管裝置100可為在單個半導體裸片上制作的獨立離散裝置?；蛘?，晶體管裝置100可并入到在單個集成電路裸片上制作的一或多個電路。

晶體管裝置100形成于襯底(例如，圖3中的302)上，所述襯底具有界定晶體管區域102及外圍區域104的頂部表面(例如，圖3中的304)。一般來說，晶體管區域102?為功率晶體管的有源組件所定位的地方，然而外圍區域104用作晶體管區域102的端子區域且提供與晶體管區域102的絕緣。在一個實施方案中，舉例來說，外圍區域104側向環繞晶體管區域102。