[發明專利]驅動電路

有效

• 申請號: 201810087311.4
• 申請日: 2018-01-30
• 公開（公告）號: CN109547008B
• 公開（公告）日: 2022-12-30
• 發明（設計）人: 瀧田貴之;三輪亮太;清野貴文
• 申請（專利權）人: 株式會社東芝;東芝電子元件及存儲裝置株式會社
• 主分類號: H03K19/0185
• 分類號: H03K19/0185;H03K17/687
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 龐乃媛

1.一種驅動電路，具有：

第一電平移位電路，被輸入高壓側驅動信號，輸出使上述高壓側驅動信號向預定的第一信號電平移位了的第一開關信號；

第二電平移位電路，輸出使上述高壓側驅動信號的信號電平向設定為上述預定的第一信號電平以下的預定的第二信號電平移位了的第二開關信號；

前置驅動器，具有根據上述第一開關信號對第一電源電壓的供給路徑的連接或者截斷的某一方進行開關的第一開關部、以及通過上述第一開關部的開關而與上述第一電源電壓連接、并根據上述第二開關信號輸出柵極信號的第二開關部；以及

高端晶體管，與設定為比上述第一電源電壓低的第二電源電壓連接，通過根據上述柵極信號而供給的上述第二電源電壓來生成高壓側輸出信號，將上述高壓側輸出信號向輸出端子輸出；

上述第一開關部具有高耐壓晶體管，該高耐壓晶體管設置于上述第一電源電壓與上述第二開關部之間，柵極被輸入使上述第一開關信號反轉后的信號，

上述第二開關部具有包括相互串聯連接的第一開關晶體管以及第二開關晶體管的CMOS構造，

上述第一開關晶體管設置于上述高耐壓晶體管與上述高端晶體管之間，柵極被輸入使上述第二開關信號反轉后的信號；

上述第一開關晶體管具有比上述高耐壓晶體管的相互電導大的相互電導。

2.如權利要求1所述的驅動電路，其中，

具有定時調整電路，

上述定時調整電路使上述第一開關信號比上述第二開關信號延遲。

3.如權利要求1所述的驅動電路，其中，

具有內部電源電路，

上述內部電源電路與上述第一電源電壓連接，將上述第一電源電壓轉換為內部電源電壓，

上述第二開關部被輸入通過上述內部電源電壓而生成的上述第二開關信號的驅動電壓。

4.如權利要求1所述的驅動電路，其中，

上述第二電平移位電路與上述第一電平移位電路串聯連接，使從上述第一電平移位電路輸入的上述第一開關信號向上述預定的第二信號電平移位。

5.如權利要求1所述的驅動電路，其中，

上述第二電平移位電路以被輸入上述高壓側驅動信號的方式與上述第一電平移位電路并聯連接，并使上述高壓側驅動信號向上述預定的第二信號電平移位。

6.如權利要求1所述的驅動電路，其中，

具有內部電源電路，

上述內部電源電路與上述第一電源電壓連接，將上述第一電源電壓轉換為基準電壓，

上述第一開關部具有高耐壓晶體管，該高耐壓晶體管設置于上述第一電源電壓與上述第二開關部之間，柵極被輸入上述第一開關信號，

上述第二開關部具有：源極跟隨晶體管，柵極被輸入上述基準電壓，漏極與上述高耐壓晶體管連接，源極與上述高端晶體管連接；以及開關晶體管，連接于上述源極跟隨晶體管的源極與低電位節點之間，根據上述第二開關信號進行開關。

7.如權利要求1所述的驅動電路，其中，

具有死區時間發生器，該死區時間發生器對基于從輸入端子輸入的輸入信號而生成的上述高壓側驅動信號、以及驅動低壓側電路的低壓側驅動信號，生成預定的死區時間，

上述低壓側電路通過根據上述低壓側驅動信號供給的接地電壓而生成低壓側輸出信號，將上述低壓側輸出信號向上述輸出端子輸出。