[發明專利]一種外延接合基板及其制造方法

有效

• 申請號: 201810086543.8
• 申請日: 2018-01-29
• 公開（公告）號: CN108807284B
• 公開（公告）日: 2020-06-26
• 發明（設計）人: 范俊一;莊志遠;林嫚萱;徐文慶
• 申請（專利權）人: 環球晶圓股份有限公司
• 主分類號: H01L23/00
• 分類號: H01L23/00;H01L23/373;H01L29/06;H01L21/336;H01L29/78
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

一種外延接合基板及其制造方法，其制法包括有：提供一第一基板，該第一基板具有一第一摻雜濃度；提供一第二基板，該第二基板具有一第二摻雜濃度，該第二摻雜濃度小于該第一摻雜濃度；使第二基板的一第二表面與第一基板的一第一表面相接合，以形成一接合基板；對接合基板進行退火處理，以在接合基板中形成一高阻抗層；而后視需求將一部分的第二基板移除以顯露出該高阻抗層。藉此，通過此方法所制成的外延接合基板具有強度較佳的重摻雜濃度的基板以及形成于其上的高阻抗層，可有效提升基板的強度、降低漏電流以及提升擊穿電壓的耐受度。

技術領域

本發明屬于半導體制造領域；為一種外延接合基板及其制造方法，特別涉及一種在基板形成高阻抗層結構用以承受較大的擊穿電壓，從而使半導體組件具有高功率、高頻率應用的特點。

背景技術

一般半導體工藝中，于一單晶、多晶晶體材料的基板的表面進行外延的步驟，以形成一外延層，再于該外延層上制作所需的結構、半導體組件或電路。

為滿足高功率、高頻率的半導體應用領域，半導體組件必須耐受較大的擊穿電壓并且盡可能的降低來自于基板的漏電流等缺陷問題；例如，絕緣層上硅品圓(Silicon onInsulator Wafer，SOI Wafer)的使用，即是為了有效降低基板漏電的問題，但在現有SOI結構中，普遍都會在兩基板之間加入一層氧化物層(如SiO₂)作為絕緣體以及幫助兩層硅基板黏合之用，然而，由于氧化物層屬于熱的不良導體，因此，現有SOI工藝所制作出的基板普遍都有散熱效果不佳的缺點。

此外，為求增強基板的強度，可選用重摻雜的基板來進行外延，惟，重摻雜基板的強度雖然較佳，但因其電阻較低而容易有漏電流的產生，除此之外，于外延時，由于基板與外延層的晶格常數不匹配，以至于在外延后基板容易產生有彎曲甚至破裂的情況發生。

因此，如何制作出兼具有強度較佳、漏電流低、散熱效果佳且還具有高擊穿電壓耐受度的基板，是本領域工作人員亟欲發展的方向之一。

發明內容

有鑒于此，本發明的目的在于提供外延接合基板的制造方法，以制造出漏電流較小、擊穿電壓較高、散熱效果佳以及強度較佳的外延接合基板。

為達成上述目的，本發明提供的外延接合基板的制造方法包括有以下步驟：提供一第一基板，該第一基板具有一第一摻雜濃度；提供一第二基板，且該第二基板具有一第二摻雜濃度，該第二摻雜濃度小于該第一摻雜濃度；使該第二基板的一第二表面與該第一基板的一第一表面直接接合，以形成一接合基板；對該接合基板進行退火處理，以在該接合基板中形成一高阻抗層。

為達成上述目的，本發明另提供一種外延接合基板，其包括有：一第一基板，具有一第一摻雜濃度；一第二基板，與該第一基板連接，該第二基板具有一第二摻雜濃度，且該第二摻雜濃度小于該第一摻雜濃度；一高阻抗層，形成于該外延接合基板中。

本發明的效果在于，提供一由第一基板與第二基板構成的接合基板，由于在第一基板與第二基板的接合界面并無如氧化物類的熱不良傳導物出現，因此本發明所構成的接合基板具高散熱性。此外，本發明的接合基板，除可有效減少外延后基板彎曲及破裂的情形，以提升基板的強度，由于該高阻抗層具有高電阻率，因此同時還具有達到降低漏電流以及提高擊穿電壓耐受度的效果。

附圖說明

圖1為本發明一優選實施例的示意圖。

圖2為上述優選實施例的示意圖，揭示第二基板移除量與高阻抗層的厚度設計。

圖3為一示意圖，揭示在本發明的基板上形成外延結構。

圖4至6分別為本案實施例之一，基板經過不同退火時間(30小時、40小時、50小時)處理后的擴散深度對應電阻值的示意圖。

【符號說明】

[本發明]