[發明專利]數模轉換器

在審

• 申請號: 201810083442.5
• 申請日: 2018-01-29
• 公開（公告）號: CN107994904A
• 公開（公告）日: 2018-05-04
• 發明（設計）人: 殷秀梅;楊培
• 申請（專利權）人: 北京特邦微電子科技有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/66
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙)11277
• 代理人: 劉新宇

技術領域

本公開涉及集成電路領域，尤其涉及一種數模轉換器。

背景技術

在相關技術中，高精度的數模轉換器(Digital-to-Analog Converter，DAC)一般采用R-2R階梯電阻網絡的結構。圖1a和圖1b是根據相關技術的R-2R階梯電阻網絡結構的示意圖。如圖1a所示，在R-2R階梯電阻網絡結構中，電阻的阻值固定為R和2R兩種。理論上每增加1比特(bit)精度，只需要增加R和2R各一個電阻,電阻網絡的面積不會隨精度增加而指數級增長。該結構只需要控制數字信號控制每個2R與參考電壓(包括正參考電壓(Positive Voltage Reference，VREFP)和負參考電壓(Negative Voltage Reference，VREFN))連接的開關，即可以得到：

其中，VOUT表示輸出電壓，D[A-1:0]表示輸入的A位數字信號，VREFP和VREFN分別表示正參考電壓和負參考電壓。

如圖1a所示的R-2R數模轉換器可以等效為一個電壓為上式VOUT的電壓源串聯一個輸出電阻R(如圖1b所示)。該DAC結構在低有效位(Least-Significant-Bits，LSB)端繼續增加比特數量，不會改變該DAC整體的輸出電阻，這是R-2R DAC結構容易擴展精度的重要優勢。

該結構的輸出精度，主要受限于電阻的匹配精度。當由于工藝、光刻等原因，導致電阻阻值并不完全相同的時候，會導致輸出電壓與理想電壓的偏差。該偏差主要由微分非線性(Differential-Non-Linearity，DNL)和積分非線性(Integral-Non-Linearity，INL)兩個指標來刻畫。隨著DAC輸出精度的增加，對高有效位(Most-Significant-Bits，MSB)電阻(例如D[A-1])的失配要求也隨之增加，導致該結構在高精度時的性能變差。

發明內容

有鑒于此，本公開提出了一種數模轉換器，能夠改進高精度數模轉換器的性能。

根據本公開的一方面，提供了一種數模轉換器，包括：主數模轉換模塊、校準模塊、控制模塊以及求和模塊，

所述主數模轉換模塊的輸入端輸入待轉換的第一數字信號，輸出端輸出數模轉換后的第一模擬信號，其中，所述主數模轉換模塊包括第一R-2R階梯電阻網絡，R表示電阻值；

所述控制模塊的輸入端輸入所述第一數字信號，輸出端輸出校準編碼信號；

所述校準模塊連接所述控制模塊，輸入端輸入所述校準編碼信號，輸出端輸出校準信號，其中，所述校準模塊包括第二R-2R階梯電阻網絡以及權重電阻，所述權重電阻的阻值大于R；

所述求和模塊分別連接所述主數模轉換模塊和所述校準模塊，第一輸入端輸入所述第一模擬信號，第二輸入端輸入所述校準信號，輸出端輸出校準后的第二模擬信號，

其中，所述控制模塊被配置為根據所述第一數字信號生成與所述第一數字信號相對應的校準編碼信號。

在一種可能的實現方式中，所述控制模塊包括存儲單元，所述存儲單元存儲數字信號與校準編碼信號之間的對應關系，

其中，根據所述第一數字信號生成與所述第一數字信號相對應的校準編碼信號，包括：

根據所述第一數字信號以及所述對應關系，確定與所述第一數字信號相對應的校準編碼信號；

輸出所述校準編碼信號。

在一種可能的實現方式中，所述控制模塊還包括處理單元，其中，所述存儲單元存儲部分數字信號與校準編碼信號之間的對應關系，

其中，根據所述第一數字信號生成與所述第一數字信號相對應的校準編碼信號，還包括：

在所述存儲單元中未存儲與所述第一數字信號相對應的校準編碼信號時，確定所述存儲單元中存儲的與所述第一數字信號相鄰的第二數字信號和/或第三數字信號；

根據所述第二數字信號和/或所述第三數字信號以及所述對應關系，確定與所述第二數字信號和/或所述第三數字信號相對應的校準編碼信號；

根據與所述第二數字信號和/或所述第三數字信號相對應的校準編碼信號，通過所述處理單元確定與所述第一數字信號相對應的校準編碼信號。

在一種可能的實現方式中，所述數模轉換器的精度為P比特，其中，所述主數模轉換模塊的高有效位為M比特，低有效位為N比特，P＝M+N，所述第一R-2R階梯電阻網絡包括N組R-2R階梯電阻以及并聯的2^M-1個2R電阻，