[發明專利]基于FPGA的時間交織模數轉換器的校正方法及系統

有效

• 申請號: 201810077376.0
• 申請日: 2018-01-26
• 公開（公告）號: CN108183710B
• 公開（公告）日: 2020-05-12
• 發明（設計）人: 張勁東;賈逸群;徐乃清;李旭;吳悅
• 申請（專利權）人: 南京航空航天大學
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/12
• 代理公司: 北京高沃律師事務所 11569
• 代理人: 王戈

1.一種基于FPGA的時間交織模數轉換器的校正方法，其特征在于，所述校正方法包括：

獲取時間交織模數轉換器中各個通道的偏置誤差估計值、增益誤差估計值以及時間誤差估計值；

根據每個通道的所述時間誤差估計值，利用上位機計算各個通道的時間誤差插值濾波參數和時間誤差相位調整參數；

獲取所述時間交織模數轉換器中各個通道的定點采樣數據；

對每個通道的所述偏置誤差估計值、所述增益誤差估計值、所述時間誤差插值濾波參數、所述時間誤差相位調整參數以及所述定點采樣數據進行浮點轉換，得到各個通道的浮點偏置誤差估計值、浮點增益誤差估計值、浮點時間誤差插值濾波參數、浮點時間誤差相位調整參數以及浮點采樣數據；

根據每個通道的所述浮點采樣數據和所述浮點偏置誤差估計值，確定各個通道的偏置誤差校正數據；

根據每個通道的所述偏置誤差校正數據和所述浮點增益誤差估計值，確定各個通道的增益誤差校正數據；

根據每個通道的所述增益誤差校正數據、所述浮點時間誤差插值濾波參數、所述浮點時間誤差相位調整參數，利用FPGA中的IP核，確定各個通道的時間誤差校正數據；具體包括：利用FPGA中的IP核對每個通道的所述增益誤差校正數據進行快速傅里葉變換，得到各個通道的頻域序列；所述頻域序列為增益誤差校正數據頻域序列；將每個通道的所述頻域序列與所述頻域序列對應通道的浮點時間誤差插值濾波參數相乘，確定各個通道的插值子序列；將每個通道的所述插值子序列與所有的所述浮點時間誤差相位調整參數相乘后求和，確定各個通道的相位校正頻域序列；利用FPGA中的IP核對每個通道的所述相位校正頻域序列進行快速傅里葉逆變換，確定各個通道的時間誤差校正數據；

對所述時間誤差校正數據進行定點轉換，確定轉換后的時間誤差校正數據。

2.根據權利要求1所述的校正方法，其特征在于，所述根據每個通道的所述時間誤差估計值，利用上位機計算各個通道的時間誤差插值濾波參數和時間誤差相位調整參數，具體包括：

根據每個通道的所述時間誤差估計值，利用盲均衡校正算法，計算各個通道的時間誤差插值濾波參數和時間誤差相位調整參數。

3.根據權利要求1所述的校正方法，其特征在于，所述根據每個通道的所述浮點采樣數據和所述浮點偏置誤差估計值，確定各個通道的偏置誤差校正數據，具體包括：

將每個通道的所述浮點采樣數據減去與所述浮點采樣數據對應通道的浮點偏置誤差估計值，確定各個通道的偏置誤差校正數據。

4.根據權利要求1所述的校正方法，其特征在于，所述根據每個通道的所述偏置誤差校正數據和所述浮點增益誤差估計值，確定各個通道的增益誤差校正數據，具體包括：

將每個通道的所述偏置誤差校正數據除以與所述偏置誤差校正數據對應通道的浮點增益誤差估計值，確定各個通道的增益誤差校正數據。