[發(fā)明專利]半導體結(jié)構(gòu)及其形成方法

有效

• 申請?zhí)枺?/td>: 201810073395.6
• 申請日: 2018-01-25
• 公開（公告）號: CN110085555B
• 公開（公告）日: 2021-02-02
• 發(fā)明（設(shè)計）人: 張煥云;吳健
• 申請（專利權(quán)）人: 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路新技術(shù)研發(fā)(上海)有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L27/092
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 徐文欣;吳敏

一種半導體結(jié)構(gòu)及其形成方法，其中形成方法包括：提供基底，基底包括第一區(qū)和第二區(qū)，第一區(qū)基底上具有第一偽柵極層，第二區(qū)基底上具有第二偽柵極層，第一偽柵極層和第二偽柵極層頂部均具有初始掩膜層；在基底上、第一偽柵極層和第二偽柵極層側(cè)壁、以及初始掩膜層側(cè)壁和頂部形成第一介質(zhì)膜，且第一區(qū)第一介質(zhì)膜密度小于第二區(qū)第一介質(zhì)膜密度；采用第一平坦化工藝去除部分第一介質(zhì)膜和第一區(qū)初始掩膜層，直暴露出第二區(qū)初始掩膜層，在第一偽柵極層頂部形成第一掩膜層；在第一介質(zhì)膜和第一掩膜層上形成第二介質(zhì)層；以第二介質(zhì)層為掩膜，采用第一刻蝕工藝減薄部分第二初始掩膜層，形成第二掩膜層。所形成的器件性能較好。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體制造領(lǐng)域，尤其涉及一種半導體結(jié)構(gòu)及其形成方法。

背景技術(shù)

隨著半導體技術(shù)的不斷發(fā)展，集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實現(xiàn)的。目前，由于在追求高器件密度、高性能和低成本中半導體工藝以及進步到納米技術(shù)工藝節(jié)點，半導體器件的制備受到各種物理極限的限制。

隨著CMOS器件的不斷縮小來自制造和設(shè)計方面的挑戰(zhàn)促使三維設(shè)計如鰭式場效應晶體管(FinFET)的發(fā)展。相對于現(xiàn)有的平面晶體管，所述鰭式場效應晶體管在溝道控制以及降低淺溝道效應等方面具有更加優(yōu)越的性能；平面柵極結(jié)構(gòu)設(shè)置于所述溝道上方，而在鰭式場效應晶體管中所述柵極結(jié)構(gòu)環(huán)繞所述鰭部設(shè)置，因此，能夠從三個面來控制靜電，在靜電控制方面的性能更加突出。

然而，現(xiàn)有技術(shù)制備的鰭式場效應晶體管中的柵極層的高度均一性較差。

發(fā)明內(nèi)容

本發(fā)明解決的技術(shù)問題是提供一種半導體結(jié)構(gòu)及其形成方法，以提高鰭式場效應晶體管中柵極層高度的均一性。

為解決上述技術(shù)問題，本發(fā)明實施例提供一種半導體結(jié)構(gòu)的形成方法，包括：提供基底，所述基底包括第一區(qū)和第二區(qū)，所述第一區(qū)基底上具有第一偽柵極層，所述第二區(qū)基底上具有第二偽柵極層，所述第一偽柵極層和第二偽柵極層頂部均具有初始掩膜層；在所述基底上、第一偽柵極層和第二偽柵極層的側(cè)壁、以及初始掩膜層的側(cè)壁和頂部表面形成第一介質(zhì)膜，且第一區(qū)第一介質(zhì)膜的密度小于第二區(qū)第一介質(zhì)膜的密度；采用第一平坦化工藝去除部分第一介質(zhì)膜和第一區(qū)部分初始掩膜層，直至暴露出第二區(qū)初始掩膜層，在所述第一偽柵極層頂部形成第一掩膜層；在所述第一介質(zhì)膜和第一掩膜層上形成第二介質(zhì)層，所述第二介質(zhì)層暴露出第二區(qū)的初始掩膜層頂部表面；以所述第二介質(zhì)層為掩膜，采用第一刻蝕工藝減薄部分第二初始掩膜層，形成第二掩膜層。

可選的，所述初始掩膜層的材料包括：氮化硅。

可選的，第一介質(zhì)膜的材料包括：氧化硅；所述第一介質(zhì)膜的形成工藝包括：流體化學氣相沉積工藝。

可選的，所述初始掩膜層的厚度為：900埃～1100埃。

可選的，所述第一掩膜層的厚度為：750埃～850埃。

可選的，所述第一刻蝕工藝包括：干法刻蝕工藝和濕法刻蝕工藝中的一種或者兩種組合。

可選的，所述第二掩膜層的厚度為：650埃～750埃。

可選的，形成所述第二掩膜層之后，所述形成方法還包括：去除部分第二介質(zhì)層，暴露出第一掩膜層的側(cè)壁和頂部表面、以及第二掩膜層的側(cè)壁和頂部表面；去除部分第二介質(zhì)層之后，在所述第二介質(zhì)層表面、第一掩膜層的側(cè)壁和頂部表面、以及第二掩膜層的側(cè)壁和頂部表面形成第三介質(zhì)膜，所述第一區(qū)第三介質(zhì)膜的密度小于第二區(qū)第三介質(zhì)膜的密度；采用第二平坦化工藝去除部分第三介質(zhì)膜和第一掩膜層，直至暴露出第一偽柵極層的頂部表面；所述第二平坦化工藝之后，在所述第一偽柵極層的頂部表面、以及第二掩膜層的頂部表面形成第四介質(zhì)層，所述第四介質(zhì)層暴露出第二掩膜層的頂部表面；以所述第四介質(zhì)層為掩膜，采用第二刻蝕工藝減薄所述第二掩膜層，直至暴露出第二偽柵極層的頂部表面。

可選的，所述第一區(qū)的器件密度大于第二區(qū)的器件密度。