[發明專利]非易失性存儲器件

有效

• 申請號: 201810070942.5
• 申請日: 2018-01-24
• 公開（公告）號: CN108694966B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 李宗勛;趙恩錫;鄭羽杓;南尚完;宋仲鎬;李在訓;洪玧昊
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C7/10
• 分類號: G11C7/10
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 潘軍

1.一種非易失性存儲器件，包括：

存儲單元陣列區域，其中存儲單元豎直地堆疊在襯底上；以及

頁緩沖器區域，其中布置了第一頁緩沖器和第二頁緩沖器，并且所述存儲單元陣列區域和所述第一頁緩沖器之間的第一距離小于所述存儲單元陣列區域和所述第二頁緩沖器之間的第二距離，其中：

所述第一頁緩沖器包括響應于第一控制信號驅動的第一晶體管，

所述第二頁緩沖器包括響應于與所述第一控制信號相對應的第二控制信號驅動的第二晶體管；以及

對第一晶體管和第二晶體管的設計約束和工藝約束中的至少一項是不同的。

2.根據權利要求1所述的非易失性存儲器件，其中所述第一晶體管和所述第二晶體管在對所述存儲單元的讀取和寫入操作期間分別在所述第一頁緩沖器和所述第二頁緩沖器中執行相同的功能。

3.根據權利要求1所述的非易失性存儲器件，其中在激活所述第一頁緩沖器和所述第二頁緩沖器的時段中，所述第一控制信號的電壓電平與所述第二控制信號的電壓電平相同。

4.根據權利要求1所述的非易失性存儲器件，其中：

所述設計約束包括晶體管尺寸，以及

所述第一晶體管的第一尺寸不同于所述第二晶體管的第二尺寸。

5.根據權利要求4所述的非易失性存儲器件，其中：

所述第一晶體管對應于第一n溝道金屬氧化物半導體(NMOS)晶體管，以及所述第二晶體管對應于第二NMOS晶體管，以及

所述第一NMOS晶體管的第一長度小于所述第二NMOS晶體管的第二長度，或者

所述第一NMOS晶體管的第一寬度小于所述第二NMOS晶體管的第二寬度。

6.根據權利要求4所述的非易失性存儲器件，其中：

所述第一晶體管對應于第一p溝道金屬氧化物半導體(PMOS)晶體管，以及所述第二晶體管對應于第二PMOS晶體管，以及

所述第一PMOS晶體管的第一長度大于所述第二PMOS晶體管的第二長度，或者

所述第一PMOS晶體管的第一寬度大于所述第二PMOS晶體管的第二寬度。

7.根據權利要求1所述的非易失性存儲器件，其中所述第一控制信號和所述第二控制信號分別對應于用于對分別連接到所述第一頁緩沖器和所述第二頁緩沖器的第一位線和第二位線進行預充電的第一位線電壓控制信號和第二位線電壓控制信號。

8.根據權利要求7所述的非易失性存儲器件，其中：

所述設計約束包括在布局中的放置，

其中布置所述第一頁緩沖器的第一區域包括與所述存儲單元陣列區域相鄰的第一接口和與所述第一接口相對的第二接口，以及

所述第一晶體管布置成更靠近所述第一接口和所述第二接口中的第二接口。

9.根據權利要求8所述的非易失性存儲器件，其中：

其中布置所述第二頁緩沖器的第二區域包括與所述第一頁緩沖器相鄰的第三接口和與所述第三接口相對的第四接口，以及

所述第二晶體管布置成更靠近所述第三接口和所述第四接口中的第三接口。

10.根據權利要求1所述的非易失性存儲器件，其中：

所述工藝約束包括施加到用于形成晶體管的離子注入工藝的注入濃度，以及

對所述第一晶體管的第一注入濃度大于對所述第二晶體管的第二注入濃度。