[發明專利]制造集成電路的方法和系統

有效

• 申請號: 201810070832.9
• 申請日: 2018-01-24
• 公開（公告）號: CN108460184B
• 公開（公告）日: 2023-08-08
• 發明（設計）人: 金旴泰;金亨沃;金載勛;河羅野;金基玉;金恩別;崔晶然;許銑益
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F30/392
• 分類號: G06F30/392
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

一種制造包括標準單元的實例的集成電路(IC)的方法包括布置第一實例并布置與第一實例相鄰的第二實例。所述第二實例具有與所述第一實例的場景組相對應的前端層圖案。所述場景組包括與實例的前端層圖案有關的信息，所述前端層圖案在所述第一實例上引起相同的局部布局效應(LLE)并且與所述第一實例相鄰地布置。

相關申請的交叉引用

本申請根據35U.S.C.需求2017年1月26日在韓國知識產權局提交的韓國專利申請第10-2017-0012967以及于2017年9月15日提交的韓國專利申請第10-2017-0118835的優先權，其公開內容通過引用整體并入本文。

技術領域

本發明構思的示例性實施例涉及集成電路(IC)，并且更具體地涉及考慮局部布局效應(LLE)的制造IC的方法和系統。

背景技術

配置為處理數字信號的集成電路(IC)可以基于標準單元來設計。IC可以包括標準單元的實例，與一個標準單元相對應的實例可以具有相同的結構，即相同的布局。實例可以布置為使得IC可以提供所需的功能，并且可以產生互連來電連接實例，使得可以產生IC的布局。

由于半導體制造工藝的小型化，包括在多個層中形成的圖案在內的標準單元不僅可以包括具有減少的尺寸的圖案，而且本身具有減少的尺寸。因此在這種情況下，在IC中的標準單元包括的外圍結構(例如，外圍布局)的影響可能增加。外圍布局的影響可以稱為局部布局效應(LLE)或布局依賴效應(LDE)。

發明內容

根據本發明構思的示例性實施例，一種制造包括標準單元的實例在內的集成電路(IC)的方法包括布置第一實例并布置與第一實例相鄰的第二實例。所述第二實例具有與所述第一實例的場景組相對應的前端層圖案。所述場景組包括與實例的前端層圖案有關的信息，所述前端層圖案在所述第一實例上引起相同的局部布局效應(LLE)并且與所述第一實例相鄰地布置。

根據本發明構思的示例性實施例，一種制造包括IC的半導體器件的方法包括：設計IC以產生包括標準單元的實例在內的布局數據；以及使用布局數據來制造IC。設計IC包括布置第一實例并且布置沿第一方向與所述第一實例相鄰的第二實例，并且確定第二實例的前端層圖案是否與所述第一實例的場景組相對應。所述第一實例的所述場景組包括與所述實例的前端層圖案有關的信息，所述前端層圖案在所述第一實例上引起相同的LLE并且與所述第一實例相鄰地設置。

根據本發明構思的示例性實施例，計算系統配置為制造包括標準單元的實例賊內的IC。計算系統包括：存儲器，配置為存儲包括工序在內的信息，以及處理器，配置為訪問存儲器并執行所述工序。所述工序包括實例放置器和布線器。所述實例放置器配置為在標準單元的實例中布置第一實例和第二實例。所述第二實例的有源區具有與所述第一實例的場景組相對應的形狀。所述布線器配置為對所述實例進行布線并產生所述IC的布局。所述場景組包括與所述實例的有源區有UA?N的信息，所述實例的有源區在所述第一實例上引起相同的LLE并與所述第一實例相鄰地設置。

附圖說明

通過參考附圖詳細描述發明構思的示例性實施例，本發明構思的以上和其他特征將被更清楚地理解。

圖1是根據本發明構思的示例性實施例的包括配置為存儲程序的存儲器在內的計算系統的框圖。

圖2A示出了根據本發明構思的示例性實施例的集成電路(IC)的示意布局。

圖2B示出了根據本發明構思的示例性實施例的圖2A的IC的示意布局的一部分。

圖3是根據本發明構思的示例性實施例的圖1的程序的框圖。

圖4是根據本發明構思的示例性實施例的設計IC的方法的流程圖。

圖5是示出了根據本發明構思的示例性實施例的目標標準單元上的局部布局效應(LLE)的曲線圖。