[發(fā)明專(zhuān)利]一種晶圓級(jí)系統(tǒng)封裝方法以及封裝結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201810070263.8
• 申請(qǐng)日: 2018-01-24
• 公開(kāi)（公告）號(hào): CN108346639B
• 公開(kāi)（公告）日: 2020-04-03
• 發(fā)明（設(shè)計(jì)）人: 劉孟彬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中芯集成電路（寧波）有限公司
• 主分類(lèi)號(hào): H01L23/498
• 分類(lèi)號(hào): H01L23/498;H01L25/00;H01L21/60
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 高偉;翟海青

本發(fā)明提供一種晶圓級(jí)系統(tǒng)封裝方法以及封裝結(jié)構(gòu)，所述封裝結(jié)構(gòu)包括：形成有多個(gè)第一芯片的襯底，所述第一芯片利用半導(dǎo)體工藝生長(zhǎng)而成；內(nèi)嵌有多個(gè)第二芯片的封裝層，所述封裝層覆蓋所述襯底和所述第一芯片；至少其中一個(gè)所述第二芯片與至少其中一個(gè)所述第一芯片電連接，所述第一芯片和所述第二芯片相互錯(cuò)開(kāi)，通過(guò)電連接結(jié)構(gòu)電連接。本發(fā)明的晶圓級(jí)系統(tǒng)封裝方法，使用晶圓級(jí)封裝和系統(tǒng)封裝方法相結(jié)合，同時(shí)實(shí)現(xiàn)了多種芯片的集成和在晶圓上完成封裝制造的優(yōu)勢(shì)。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，具體而言涉及一種晶圓級(jí)系統(tǒng)封裝方法以及封裝結(jié)構(gòu)。

背景技術(shù)

系統(tǒng)封裝(System in Package，簡(jiǎn)稱(chēng)SiP)將多個(gè)不同功能的有源元件，以及無(wú)源元件、微機(jī)電系統(tǒng)(MEMS)、光學(xué)元件等其他元件，組合到一個(gè)單元中，形成一個(gè)可提供多種功能的系統(tǒng)或子系統(tǒng)，允許異質(zhì)IC集成，是最好的封裝集成技術(shù)。相比于片上系統(tǒng)(SystemOn Chip，簡(jiǎn)稱(chēng)SoC)封裝，SiP集成相對(duì)簡(jiǎn)單，設(shè)計(jì)周期和面市周期更短，成本較低，可以實(shí)現(xiàn)更復(fù)雜的系統(tǒng)。

與傳統(tǒng)的SiP相比，晶圓級(jí)系統(tǒng)封裝(wafer level package,簡(jiǎn)稱(chēng)WLP)是在晶圓上完成封裝集成制程，具有大幅減小封裝結(jié)構(gòu)的面積、降低制造成本、優(yōu)化電性能、批次制造等優(yōu)勢(shì)，可明顯的降低工作量與設(shè)備的需求。

鑒于晶圓級(jí)系統(tǒng)封裝的顯著優(yōu)勢(shì)，如何能夠更好的實(shí)現(xiàn)晶圓級(jí)系統(tǒng)封裝一直是業(yè)界內(nèi)研究的熱點(diǎn)。

發(fā)明內(nèi)容

在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說(shuō)明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。

針對(duì)目前存在的問(wèn)題，本發(fā)明一方面提供一種晶圓級(jí)系統(tǒng)封裝方法，包括：

形成有多個(gè)第一芯片的襯底，所述第一芯片利用半導(dǎo)體工藝在所述襯底上生長(zhǎng)而成；

內(nèi)嵌有多個(gè)第二芯片的封裝層，所述封裝層覆蓋所述襯底和所述第一芯片；

至少其中一個(gè)所述第二芯片與至少其中一個(gè)所述第一芯片電連接，所述第一芯片和所述第二芯片相互錯(cuò)開(kāi)，通過(guò)電連接結(jié)構(gòu)電連接。

示例性地，所述電連接結(jié)構(gòu)包括：

位于所述襯底中與所述第一芯片電連接的插塞。

示例性地，所述電連接結(jié)構(gòu)還包括：

位于第一芯片和第二芯片之間或所述插塞頂部的再布線。

示例性地，所述電連接結(jié)構(gòu)還包括：

形成在所述再布線和所述第二芯片之間的導(dǎo)電凸塊。

示例性地，所述襯底具有正面和背面，所述封裝層覆蓋所述正面或背面。

示例性地，所述封裝結(jié)構(gòu)還包括：

相對(duì)于所述封裝層，位于所述襯底另一面的焊盤(pán)，所述焊盤(pán)電連接相應(yīng)的所述插塞。

示例性地，所述第二芯片的正面和所述襯底接合，或者，所述第二芯片的背面和所述襯底接合。

示例性地，所述第二芯片通過(guò)粘接層設(shè)置在所述襯底上。

示例性地，所述粘接層包括芯片連接薄膜、干膜或光阻。

示例性地，所述封裝層為塑封層。

本發(fā)明再一方面還提供一種晶圓級(jí)系統(tǒng)封裝方法，包括：

提供具有多個(gè)第一芯片的襯底，所述第一芯片利用半導(dǎo)體工藝在所述襯底上生長(zhǎng)而成；