[發明專利]圖像傳感器及其形成方法

有效

• 申請號: 201810069702.3
• 申請日: 2018-01-24
• 公開（公告）號: CN108281442B
• 公開（公告）日: 2021-01-22
• 發明（設計）人: 高俊九;李志偉;黃仁德
• 申請（專利權）人: 德淮半導體有限公司
• 主分類號: H01L27/146
• 分類號: H01L27/146
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 武振華;吳敏

一種圖像傳感器及其形成方法，所述方法包括：提供半導體襯底，所述半導體襯底包括并列的邏輯區域和像素區域，其中，在所述半導體襯底的正面，所述邏輯區域內形成有隔離結構；從所述半導體襯底的背面對所述邏輯區域進行刻蝕，以形成凹槽，其中，所述凹槽的底部暴露出所述隔離結構；在所述凹槽內填充介質層。本發明方案有助于降低漏電流以及寄生電容，避免閂鎖效應的發生，從而提高器件品質。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種圖像傳感器及其形成方法。

背景技術

圖像傳感器是攝像設備的核心部件，通過將光信號轉換成電信號實現圖像拍攝功能。以CMOS圖像傳感器(CMOS Image Sensors，CIS)器件為例，由于其具有低功耗和高信噪比的優點，因此在各種領域內得到了廣泛應用。

在現有的一種CIS的制造工藝中，可以先在半導體襯底的正面形成邏輯器件、像素器件以及金屬互連結構，然后采用承載晶圓與所述半導體襯底的正面鍵合，進而對半導體襯底的背部進行減薄，進而在半導體襯底的背面形成CIS的后續工藝，例如在所述像素器件的半導體襯底背面形成濾鏡等。

其中，所述邏輯器件可以包括柵極、源區和漏區，所述邏輯區域內可以形成有隔離結構，所述隔離結構用于隔離所述邏輯器件。

然而，在現有的CIS工藝中，隔離結構的深度通常較淺，降低了對邏輯器件的隔離效果，甚至有載流子從源區繞過隔離結構的底端移動至相鄰邏輯器件的漏區，導致產生漏電流以及寄生電容，嚴重時甚至發生閂鎖效應，損傷半導體器件。

發明內容

本發明解決的技術問題是提供一種圖像傳感器及其形成方法，有助于降低漏電流以及寄生電容，避免閂鎖效應的發生，從而提高器件品質。

為解決上述技術問題，本發明實施例提供一種圖像傳感器的形成方法，包括：提供半導體襯底，所述半導體襯底包括并列的邏輯區域和像素區域，其中，在所述半導體襯底的正面，所述邏輯區域內形成有隔離結構；從所述半導體襯底的背面對所述邏輯區域進行刻蝕，以形成凹槽，其中，所述凹槽的底部暴露出所述隔離結構；在所述凹槽內填充介質層。

可選的，在所述凹槽內填充介質層包括：形成介質材料，所述介質材料填充所述凹槽并覆蓋所述半導體襯底背面的像素區域；對所述介質材料進行平坦化，以暴露出所述像素區域的半導體襯底的背面。

可選的，所述介質材料為氧化硅和/或氮化硅。

可選的，從所述半導體襯底的背面對所述邏輯區域進行刻蝕，以形成凹槽之前，所述的圖像傳感器的形成方法還包括：自背面對所述半導體襯底進行減薄至預設厚度。

可選的，從所述半導體襯底的背面對所述邏輯區域進行刻蝕，以形成凹槽包括：在所述半導體襯底的背面形成圖案化的掩膜層；以所述圖案化的掩膜層為掩膜，對所述邏輯區域進行刻蝕，以形成所述凹槽。

可選的，所述邏輯區域的半導體襯底內形成有邏輯器件，所述隔離結構用于隔離所述邏輯器件。

為解決上述技術問題，本發明實施例提供一種圖像傳感器，包括：半導體襯底，所述半導體襯底包括并列的邏輯區域和像素區域；隔離結構，位于所述半導體襯底的正面的所述邏輯區域內；凹槽，位于所述半導體襯底的背面的所述邏輯區域內，其中，所述凹槽的底部暴露出所述隔離結構；介質層，填充于所述凹槽內。

可選的，所述介質層的表面與所述像素區域的半導體襯底的背面齊平。

可選的，所述介質層的材料為氧化硅和/或氮化硅。

可選的，所述邏輯區域的半導體襯底內形成有邏輯器件，所述隔離結構用于隔離所述邏輯器件。

與現有技術相比，本發明實施例的技術方案具有以下有益效果：