[發明專利]一種重加載方法、裝置及服務器

有效

• 申請號: 201810069461.2
• 申請日: 2018-01-24
• 公開（公告）號: CN110069366B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 張勝;彭亮;余璘;劉歡;閆曉輝;徐浩
• 申請（專利權）人: 阿里巴巴集團控股有限公司
• 主分類號: G06F11/20
• 分類號: G06F11/20;G06F13/42
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 林祥

本申請提供一種重加載方法、裝置及服務器，該方法包括：確定發生異常的FPGA單元的身份信息；根據所述身份信息獲取所述FPGA單元的位置標識；將所述FPGA單元的位置標識發送給BMC，以使所述BMC根據所述FPGA單元的位置標識，對所述FPGA單元進行重加載操作。通過本申請的技術方案，通過將FPGA單元的位置標識發送給BMC，以使BMC根據位置標識對該FPGA單元進行重加載操作。這樣，即使CPU無法對FPGA單元進行重加載操作，也可以通過BMC對FPGA單元進行重加載操作，借助BMC的I2C接口實現FPGA單元的重加載操作，使得FPGA單元可以恢復，保證FPGA單元能夠正常使用。

技術領域

本申請涉及互聯網技術領域，尤其涉及一種重加載方法、裝置及服務器。

背景技術

隨著通信技術的發展，在PAL(Programmable?Array?Logic，可編程陣列邏輯)、GAL(Generic?Array?Logic，通用陣列邏輯)、CPLD(Complex?Programmable?Logic?Device，復雜可編程邏輯器件)等器件的基礎上，已經發展出FPGA(Field?Programmable?Gate?Array，現場可編程門陣列)，FPGA可以作為ASIC(Application?Specific?Integrated?Circuit，專用集成電路)領域中的一種半定制電路，FPGA既可以解決定制電路的不足，又可以克服原有可編程器件門電路數有限的缺點。

在通常情況下，服務器內可以部署多個FPGA單元，服務器的CPU(CentralProcessing?Unit，中央處理器)可以通過PCIE(Peripheral?Component?InterconnectExpress，外設部件快速互連標準)接口與FPGA單元連接。CPU可以通過PCIE接口與FPGA單元通信，如通過PCIE接口發送數據、通過PCIE接口接收數據。

但是，當PCIE接口故障時，CPU無法通過PCIE接口與FPGA單元通信，也就無法對FPGA單元進行重加載操作，導致FPGA單元的異常無法恢復。

發明內容

本申請提供一種重加載方法，應用于服務器，所述方法包括：

確定發生異常的FPGA單元的身份信息；

根據所述身份信息獲取所述FPGA單元的位置標識；

將所述FPGA單元的位置標識發送給BMC，以使所述BMC根據所述FPGA單元的位置標識，對所述FPGA單元進行重加載操作。

本申請提供一種重加載裝置，應用于服務器，所述裝置包括：

確定模塊，用于確定發生異常的FPGA單元的身份信息；

獲取模塊，用于根據所述身份信息獲取所述FPGA單元的位置標識；

發送模塊，用于將所述FPGA單元的位置標識發送給BMC，以使所述BMC根據所述FPGA單元的位置標識，對所述FPGA單元進行重加載操作。

本申請提供一種服務器，所述服務器包括：

處理器，用于確定發生異常的FPGA單元的身份信息；根據所述身份信息獲取所述FPGA單元的位置標識；將所述FPGA單元的位置標識發送給BMC；

BMC，用于根據FPGA單元的位置標識對所述FPGA單元進行重加載操作。