[發(fā)明專(zhuān)利]一種三維堆疊的閃存結(jié)構(gòu)及其制備方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810069437.9
• 申請(qǐng)日: 2018-01-24
• 公開(kāi)（公告）號(hào): CN108538849B
• 公開(kāi)（公告）日: 2021-03-19
• 發(fā)明（設(shè)計(jì)）人: 金鎭湖;康太京
• 申請(qǐng)（專(zhuān)利權(quán)）人: 東芯半導(dǎo)體股份有限公司
• 主分類(lèi)號(hào): H01L27/11578
• 分類(lèi)號(hào): H01L27/11578
• 代理公司: 上海申新律師事務(wù)所 31272
• 代理人: 俞滌炯

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種三維堆疊的閃存結(jié)構(gòu)，包括：基板；支撐板，形成于基板的上表面，由半導(dǎo)體材料制備形成；第一側(cè)面結(jié)構(gòu)；第二側(cè)面結(jié)構(gòu)；第一側(cè)面結(jié)構(gòu)包括上下堆疊的多個(gè)第一晶體管控制結(jié)構(gòu)，且相鄰的第一晶體管控制結(jié)構(gòu)之間通過(guò)第一隔離層相隔離；第二側(cè)面結(jié)構(gòu)包括上下堆疊的多個(gè)第二晶體管控制結(jié)構(gòu)，且相鄰的第二晶體管控制結(jié)構(gòu)之間通過(guò)第二隔離層相隔離；每個(gè)第一晶體管控制結(jié)構(gòu)與支撐板組成相連的多個(gè)第一晶體管；每個(gè)第二晶體管控制結(jié)構(gòu)與支撐板組成相連的多個(gè)第二晶體管；能夠形成三維堆疊的閃存結(jié)構(gòu)，能夠使得晶體管列的布局面積最小化，同時(shí)充分?jǐn)U張晶體管的傳送通道的長(zhǎng)度，極大提高存儲(chǔ)性能。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種三維堆疊的閃存結(jié)構(gòu)及其制備方法。

背景技術(shù)

Nand閃存芯片是一種非揮發(fā)性存儲(chǔ)設(shè)備。如圖1所示，包含多個(gè)單元字符串，即晶體管列STG1～STGm所排列的字符串?dāng)?shù)組，即晶體管陣列STARR。每個(gè)晶體管列STG1～STGm由對(duì)應(yīng)的位線BL1～BLm與共同電源線CSL之間串聯(lián)的漏極選擇晶體管DST、多個(gè)單元晶體管MC1～MCn及源極選擇晶體管SST組成。此時(shí)，漏極選擇晶體管DST，多個(gè)單元晶體管MC1～MCn及源極選擇晶體管SST分別被附上漏極XDS選擇信號(hào)，對(duì)應(yīng)的字線WL1～WLn及源極XSS選擇信號(hào)形成傳送通道。并且為提高Nand閃存芯片的特性，與上述單元晶體管MC相似形態(tài)的虛擬晶體管也可以被部署到晶體管列STG1～STGm的適當(dāng)位置。

此時(shí)，上述單元晶體管MC1～MCn是一種擁有被附上了為形成傳送通道信號(hào)的控制門(mén)CGT與捕捉傳送通道電荷的陷阱門(mén)TGT的晶體管。本說(shuō)明中被稱(chēng)為“捕捉型晶體管”。漏極選擇晶體管DST與源極選擇晶體管SST是只形成被附上了為形成傳送通道信號(hào)的控制門(mén)CGT，無(wú)陷阱門(mén)的晶體管，也可稱(chēng)為“傳送型晶體管”。

另一方面，隨著Nand閃存芯片不斷被整合，在平面上形成傳送通道的已有Nand閃存存儲(chǔ)設(shè)備的單元晶體管MC1～MCn通道長(zhǎng)度會(huì)變短。隨之，已有Nand閃存芯片會(huì)發(fā)生短溝道效應(yīng)，硅基板的泄漏電流，柵誘導(dǎo)漏極泄漏電流，漏端引入的勢(shì)壘降低，程序干擾，損失的捕捉電荷比增大等現(xiàn)象。同時(shí)由于相鄰單元晶體管MC1～MCn之間的干擾，產(chǎn)生閾值電壓變化等問(wèn)題。

發(fā)明內(nèi)容

針對(duì)上述問(wèn)題，本發(fā)明提出了一種三維堆疊的閃存結(jié)構(gòu)，其中，包括：

基板，由半導(dǎo)體材料制備形成；

支撐板，形成于所述基板的上表面，由半導(dǎo)體材料制備形成；

第一側(cè)面結(jié)構(gòu)，形成于所述支撐板的第一側(cè)且與所述支撐板等高；

第二側(cè)面結(jié)構(gòu)，形成于所述支撐板背向所述第一側(cè)面結(jié)構(gòu)的第二側(cè)，且與所述支撐板等高；

所述第一側(cè)面結(jié)構(gòu)包括上下堆疊的多個(gè)第一晶體管控制結(jié)構(gòu)，且相鄰的所述第一晶體管控制結(jié)構(gòu)之間通過(guò)第一隔離層相隔離；

所述第二側(cè)面結(jié)構(gòu)包括上下堆疊的多個(gè)第二晶體管控制結(jié)構(gòu)，且相鄰的所述第二晶體管控制結(jié)構(gòu)之間通過(guò)第二隔離層相隔離；

每個(gè)所述第一晶體管控制結(jié)構(gòu)與所述支撐板組成相連的多個(gè)第一晶體管；每個(gè)所述第二晶體管控制結(jié)構(gòu)與所述支撐板組成相連的多個(gè)第二晶體管。

上述的閃存結(jié)構(gòu)，其中，所述第一晶體管控制結(jié)構(gòu)包括：

第一門(mén)外緣隔離層；

相隔離的第一控制門(mén)和第一陷阱門(mén)，形成于所述第一門(mén)外緣隔離層中；

所述第一控制門(mén)用于接收外部的第一控制信號(hào)，所述第一陷阱門(mén)用于在所述第一晶體管導(dǎo)通時(shí)俘獲電荷。

上述的閃存結(jié)構(gòu)，其中，所述第一控制門(mén)與所述第一陷阱門(mén)通過(guò)所述第一門(mén)外緣隔離層中的一第二氧化層相隔離。