[發明專利]ISFET陣列的放大和讀出電路

在審

• 申請號: 201810067719.5
• 申請日: 2018-01-24
• 公開（公告）號: CN108192802A
• 公開（公告）日: 2018-06-22
• 發明（設計）人: 楊翎;張雪蓮;張強;節俊堯;魏清泉;俞育德
• 申請（專利權）人: 中國科學院半導體研究所
• 主分類號: C12M1/00
• 分類號: C12M1/00
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種ISFET陣列的放大和讀出電路，其特征在于包括：

陣列式開關電容放大電路，與所述ISFET陣列中ISFET器件數量相同，每一開關電容放大電路輸入端配置為連接每一ISFET器件漏端，包括由PMOS構成的第一開關；

列選擇電路，ISFET陣列中各列對應的開關電容放大電路的輸出端連通，再通過列選擇電路選擇輸出信號的列；

行選擇電路，各列對應的開關電容放大電路的PMOS導通開關的柵極連通，再連接行選擇電路選擇輸出信號的行。

2.根據權利要求1所述的ISFET陣列的放大和讀出電路，其特征在于，所述列選擇電路包括移位寄存器，用于選擇輸出信號的列。

3.根據權利要求1所述的ISFET陣列的放大和讀出電路，其特征在于，所述開關電容放大電路還包括：第二開關、第三開關、第一電容、第二電容和放大器，其中所述第一開關一端配置為連接離子敏場效應晶體管源極另一端連接第一電容，第一電容一端與第一開關連接另一端與放大器第二輸入端連接，第二開關一端與放大器第二輸入端連接另一端與放大器輸出端連接，第二電容一端與放大器第二輸入端連接另一端與放大器輸出端連接，第三開關一端與第一開關連接第一電容的一端連接另一端與共模電平連接，放大器第一輸入端與共模電平連接。

4.根據權利要求1所述的ISFET陣列的放大和讀出電路，其特征在于，所述開關電容放大電路還包括：第四開關和第五開關，所述第四開關連接于第二電容和放大器輸出端之間；所述第五開關一端與第二電容和第四開關連接的一端連接，另一端與共模電平連接。

5.根據權利要求4所述的ISFET陣列的放大和讀出電路，其特征在于，還包括時序控制模塊，所述時序控制模塊分別連接第一開關、第二開關、第三開關、第四開關和第五開關，以分別控制各開關的開合。

6.根據權利要求1所述的ISFET陣列的放大和讀出電路，其特征在于，所述ISFET陣列分為上部陣列和下部陣列，相應的還包括上半陣列選擇器和下半陣列選擇器，用于選擇輸出信號的下部陣列或上部陣列。

7.根據權利要求1所述的ISFET陣列的放大和讀出電路，其特征在于，還包括復用器，用于連接輸出放大后選擇出的信號。

8.根據權利要求7所述的ISFET陣列的放大和讀出電路，其特征在于，復用器為多個，類型為軌到軌輸出緩沖器。

9.根據權利要求1所述的ISFET陣列的放大和讀出電路，其特征在于，還包括時鐘控制器，用于控制開關電容放大電路中的電容充放電，以及控制列選擇電路選擇列。

10.根據權利要求1所述的ISFET陣列的放大和讀出電路，其特征在于，所述第一電容充放電時間大于等于1μs。