[發(fā)明專利]存儲器系統(tǒng)及其操作方法

有效

• 申請?zhí)枺?/td>: 201810066954.0
• 申請日: 2018-01-23
• 公開（公告）號: CN108427650B
• 公開（公告）日: 2021-12-17
• 發(fā)明（設(shè)計(jì)）人: 金光賢
• 申請（專利權(quán)）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F12/02
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 李敬文

根據(jù)本發(fā)明構(gòu)思的示例實(shí)施例的存儲器系統(tǒng)可以包括存儲設(shè)備和存儲器設(shè)備。存儲設(shè)備包括：被配置為連接到處理器的第一接口電路；以及不同于第一接口電路的第二接口電路。存儲器設(shè)備包括：被配置為基于DRAM接口連接到處理器的第三接口電路；被配置為不同于第三接口電路并被配置為連接到第二接口電路的第四接口電路；以及被劃分為第一存儲器區(qū)域和第二存儲器區(qū)域的隨機(jī)存取存儲器。第一存儲器區(qū)域由處理器通過第三接口電路訪問，并且第二存儲器區(qū)域由存儲設(shè)備通過第二接口電路和第四接口電路訪問。

相關(guān)申請的交叉引用

本專利申請要求于2017年2月15日遞交的韓國專利申請10-2017-0020634的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。

背景技術(shù)

本發(fā)明構(gòu)思涉及半導(dǎo)體存儲器設(shè)備，更具體地，涉及存儲器系統(tǒng)及其操作方法。

半導(dǎo)體存儲器設(shè)備可以使用諸如硅Si、鍺Ge、砷化鎵GaAs、磷化銦InP等的半導(dǎo)體來實(shí)現(xiàn)。半導(dǎo)體存儲器設(shè)備可以分類為易失性存儲器設(shè)備或非易失性存儲器設(shè)備。

通常，存儲器系統(tǒng)使用具有相對較高速度的存儲器設(shè)備作為主存儲器。存儲器系統(tǒng)也可以使用非易失性存儲器設(shè)備作為存儲設(shè)備，即使當(dāng)其電力被中斷時(shí)，非易失性存儲器設(shè)備也保存其存儲的數(shù)據(jù)。例如，主存儲器可以包括DRAM設(shè)備等，存儲設(shè)備可以包括閃存設(shè)備(例如，NAND型閃存、NOR型閃存等)。

隨著對具有更高性能和更高效率的存儲器系統(tǒng)的需求的增加，正在開發(fā)將控制器和閃存設(shè)備嵌入在一起的SSD(固態(tài)驅(qū)動器)、eMMC(嵌入式多媒體卡)等。也正在開發(fā)將控制器和DRAM設(shè)備嵌入在一起的MDS(受管理的DRAM解決方案)。然而，諸如MDS(受管理的DRAM解決方案)的新型存儲器設(shè)備可能需要存儲器系統(tǒng)使用與現(xiàn)有DRAM接口不同的接口。

發(fā)明內(nèi)容

本發(fā)明構(gòu)思的示例實(shí)施例提供了一種包括存儲設(shè)備和存儲器設(shè)備的存儲器系統(tǒng)。存儲設(shè)備包括：被配置為連接到處理器的第一接口電路；以及不同于第一接口電路的第二接口電路。存儲器設(shè)備包括：被配置為基于DRAM接口連接到處理器的第三接口電路；被配置為不同于第三接口電路并被配置為連接到第二接口電路的第四接口電路；以及被劃分為第一存儲器區(qū)域和第二存儲器區(qū)域的隨機(jī)存取存儲器。第一存儲器區(qū)域由處理器通過第三接口電路訪問，并且第二存儲器區(qū)域由存儲設(shè)備通過第二接口電路和第四接口電路訪問。

本發(fā)明構(gòu)思的示例實(shí)施例提供了一種操作包括存儲設(shè)備和連接到存儲設(shè)備的存儲器設(shè)備的存儲器系統(tǒng)的方法。該方法可以包括：由處理器執(zhí)行與所述存儲設(shè)備的第一握手操作和與所述存儲器設(shè)備的第二握手操作；在處理器中，將所述存儲器設(shè)備劃分為第一存儲器區(qū)域和第二存儲器區(qū)域；將所述第一存儲器區(qū)域分配給第一地址；將所述第二存儲器區(qū)域分配給第二地址；由所述處理器向所述存儲設(shè)備提供所述第二地址；以及由所述存儲設(shè)備執(zhí)行與所述存儲器設(shè)備的第三握手操作。

示例實(shí)施例提供了一種存儲器系統(tǒng)，該存儲器系統(tǒng)包括：包括第一輔助接口電路的易失性主存儲器設(shè)備；包括第二輔助接口電路的非易失性存儲設(shè)備；以及處理器組件，該處理器組件包括被配置為控制所述易失性主存儲器設(shè)備的操作的主存儲器控制器和被配置為控制所述非易失性存儲設(shè)備的操作的存儲控制器。所述易失性主存儲器設(shè)備和所述非易失性存儲設(shè)備被配置為經(jīng)由所述第一輔助接口電路和所述第二輔助接口電路進(jìn)行通信，而不經(jīng)過所述處理器組件。

應(yīng)注意的是，針對一個(gè)實(shí)施例描述的本發(fā)明構(gòu)思的各方面可以并入不同的實(shí)施例中，盡管沒有關(guān)于此進(jìn)行具體描述。也就是說，能夠用任意方式和/或組合來組合所有實(shí)施例和/或任意實(shí)施例的特征。在下面闡述的說明書中詳細(xì)描述了本發(fā)明構(gòu)思的這些和其他方面。

附圖說明

下面將參考附圖更詳細(xì)地描述本發(fā)明構(gòu)思的實(shí)施例。然而，本發(fā)明構(gòu)思的實(shí)施例可以以不同的形式實(shí)現(xiàn)，并且不應(yīng)當(dāng)被構(gòu)造為限于在此闡述的實(shí)施例。相反，提供這些實(shí)施例是為了使本公開透徹和完整，并將本發(fā)明構(gòu)思的范圍充分傳達(dá)給本領(lǐng)域技術(shù)人員。相似的數(shù)字始終指代相似的元件。