[發明專利]存儲器系統及其操作方法

有效

• 申請號: 201810066954.0
• 申請日: 2018-01-23
• 公開（公告）號: CN108427650B
• 公開（公告）日: 2021-12-17
• 發明（設計）人: 金光賢
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F12/02
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 李敬文

根據本發明構思的示例實施例的存儲器系統可以包括存儲設備和存儲器設備。存儲設備包括：被配置為連接到處理器的第一接口電路；以及不同于第一接口電路的第二接口電路。存儲器設備包括：被配置為基于DRAM接口連接到處理器的第三接口電路；被配置為不同于第三接口電路并被配置為連接到第二接口電路的第四接口電路；以及被劃分為第一存儲器區域和第二存儲器區域的隨機存取存儲器。第一存儲器區域由處理器通過第三接口電路訪問，并且第二存儲器區域由存儲設備通過第二接口電路和第四接口電路訪問。

相關申請的交叉引用

本專利申請要求于2017年2月15日遞交的韓國專利申請10-2017-0020634的優先權，其全部內容通過引用合并于此。

背景技術

本發明構思涉及半導體存儲器設備，更具體地，涉及存儲器系統及其操作方法。

半導體存儲器設備可以使用諸如硅Si、鍺Ge、砷化鎵GaAs、磷化銦InP等的半導體來實現。半導體存儲器設備可以分類為易失性存儲器設備或非易失性存儲器設備。

通常，存儲器系統使用具有相對較高速度的存儲器設備作為主存儲器。存儲器系統也可以使用非易失性存儲器設備作為存儲設備，即使當其電力被中斷時，非易失性存儲器設備也保存其存儲的數據。例如，主存儲器可以包括DRAM設備等，存儲設備可以包括閃存設備(例如，NAND型閃存、NOR型閃存等)。

隨著對具有更高性能和更高效率的存儲器系統的需求的增加，正在開發將控制器和閃存設備嵌入在一起的SSD(固態驅動器)、eMMC(嵌入式多媒體卡)等。也正在開發將控制器和DRAM設備嵌入在一起的MDS(受管理的DRAM解決方案)。然而，諸如MDS(受管理的DRAM解決方案)的新型存儲器設備可能需要存儲器系統使用與現有DRAM接口不同的接口。

發明內容

本發明構思的示例實施例提供了一種包括存儲設備和存儲器設備的存儲器系統。存儲設備包括：被配置為連接到處理器的第一接口電路；以及不同于第一接口電路的第二接口電路。存儲器設備包括：被配置為基于DRAM接口連接到處理器的第三接口電路；被配置為不同于第三接口電路并被配置為連接到第二接口電路的第四接口電路；以及被劃分為第一存儲器區域和第二存儲器區域的隨機存取存儲器。第一存儲器區域由處理器通過第三接口電路訪問，并且第二存儲器區域由存儲設備通過第二接口電路和第四接口電路訪問。

本發明構思的示例實施例提供了一種操作包括存儲設備和連接到存儲設備的存儲器設備的存儲器系統的方法。該方法可以包括：由處理器執行與所述存儲設備的第一握手操作和與所述存儲器設備的第二握手操作；在處理器中，將所述存儲器設備劃分為第一存儲器區域和第二存儲器區域；將所述第一存儲器區域分配給第一地址；將所述第二存儲器區域分配給第二地址；由所述處理器向所述存儲設備提供所述第二地址；以及由所述存儲設備執行與所述存儲器設備的第三握手操作。

示例實施例提供了一種存儲器系統，該存儲器系統包括：包括第一輔助接口電路的易失性主存儲器設備；包括第二輔助接口電路的非易失性存儲設備；以及處理器組件，該處理器組件包括被配置為控制所述易失性主存儲器設備的操作的主存儲器控制器和被配置為控制所述非易失性存儲設備的操作的存儲控制器。所述易失性主存儲器設備和所述非易失性存儲設備被配置為經由所述第一輔助接口電路和所述第二輔助接口電路進行通信，而不經過所述處理器組件。

應注意的是，針對一個實施例描述的本發明構思的各方面可以并入不同的實施例中，盡管沒有關于此進行具體描述。也就是說，能夠用任意方式和/或組合來組合所有實施例和/或任意實施例的特征。在下面闡述的說明書中詳細描述了本發明構思的這些和其他方面。

附圖說明

下面將參考附圖更詳細地描述本發明構思的實施例。然而，本發明構思的實施例可以以不同的形式實現，并且不應當被構造為限于在此闡述的實施例。相反，提供這些實施例是為了使本公開透徹和完整，并將本發明構思的范圍充分傳達給本領域技術人員。相似的數字始終指代相似的元件。